• Author / Uploaded
• Jesus Gallardo Ramirez

• Categories
• Almacenamiento de datos de la computadora
• Puerta lógica
• Información digital
• Poco
• Ciencias de la Información

Citation preview

UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERÌA ELÈCTRICA Y ELECTRÒNICA

SEGUNDA TAREA DE SISTEMAS DIGITALES ALUMNOS: GALLARDO RAMIREZ JESUS ANDERSON CURSO: SISTEMAS DIGITALES TURNO: 01L PROF: UTRILLA SALAZAR RUBEN DARIO

SISTEMAS DIGITALES

1 | 39

PREGUNTA 1 El circuito contador síncrono mostrado, genera estados binarios de números con signos en complemento a 2; determine: Ecuaciones lógicas de J1, K1, J2, K2, J3, K3, J4 Y K4 Tablas de estados de J1, K1, J2, K2, J3, K3, J4 Y K4 tabla de estados DE Q1, Q2 ,Q3, Q4 estados decodificados, generados por el contador síncrono

HALLANDO LAS ECUACIONES J1=Q2(Q3+Q4`)

K1=Q2+Q4`

J2=Q1`Q3Q4+Q1Q3`

K2=Q1(Q3`+Q4`)

J3=Q1+Q2`

K3=Q1Q2`Q1`Q4`

J4=Q1Q2`+Q1`Q2+Q1`Q3

K4=Q2+Q3

SISTEMAS DIGITALES

2 | 39

D) ESTADOS COMPLEMETOA 2 0,-11, -3, -12, -7, -2, -10, -5, -14, -8, -4, -9

PREGUNTA N°2: Dado el circuito de la Figura 2 y el diagrama de tiempos (Figura 3). Analice su funcionamiento y determine: a) El diagrama de tiempo Yn, justificando su valor lógico en cada periodo de Clk. b) El diagrama de tiempo de Qn del Flip Flop D, justificando su valor en cada periodo de Clk. (Considere estado inicial de Q=0)

SISTEMAS DIGITALES

3 | 39

SOLUCIÓN: a) El diagrama de tiempo Yn, justificando su valor lógico en cada periodo de Clk. Antes de fijar un funcionamiento, determinamos los diagramas de tiempo generados a partir de Xn y la señal de reloj (CLK) En el CLK1 => Xn=HIGH/Q=0/D=0, entonces Yn=HIGH En el CLK1 => Xn=HIGH/Q=1/D=1, entonces Yn=HIGH En el CLK1 => Xn=LOW/Q=0/D=0, entonces Yn=LOW Luego de este CLK, se observa que se repite la secuencia o sea CLK1= CLK4

Pregunta 3: Utilizando los IC’s configurables, diseñar e implementar un circuito que realice lo siguiente.

Se usará los circuitos integrados 74190,7485, compuertas lógicas y circuitería auxiliar. SISTEMAS DIGITALES

4 | 39

Para el primer caso de: 0,1,2,3,…,7,8,9,8,7,….,3,2,1,0,1,2,3,… SECUENCIA: 0, 1, 2, ...7, 8, 9, 8, 7, ...,2, 1, 0, 9, 8

2

15 1 10 9

Q

Q

15

CLK K

14 4 5 11

14

3

16

J

S

1

R

4

D0 D1 D2 D3

Q0 Q1 Q2 Q3 RCO

CLK E D/U PL TC

3 2 6 7 13

12

Se usará el integrado 74LS190 que realizará un conteo ya sea en UP o DOWN y una vez que llega al “0000” o al “1001”, envía un pulso por el pin 13 (RC0), mientras el pin 13 esté conectado al reloj de un FF-JK, de esta manera al enviar un pulso por el flanco de bajada, el flip flop conectado en (J=1 y K=1), enviaremos “0” y “1” lógicos haciendo que el contador cambie su función a UP y DOWN. Para el segundo caso de: 0,1,2,3,…,7,8,9,0,1,2,3,….,7,8,0,1,2,3,4,…..,7,0,1,2,3,… Implementamos: SECUENCIA: 0,1,2,3,..,7,8,9,0,1,2,3,.,7,8,0,1,2,3,4,..,7,0,1,2,3,

15 1 10 9 14 4 5 11

D0 D1 D2 D3

Q0 Q1 Q2 Q3 RCO

CLK E D/U PL TC

3 2 6 7 13

12

10 12 13 15 9 11 14 1 2 3 4

A0 A1 A2 A3 B0 B1 B2 B3 AB

15 1 10 9

QAB

7 6 5

14 4 5 11

D0 D1 D2 D3

Q0 Q1 Q2 Q3 RCO

CLK E D/U PL TC

3 2 6 7 13

12

Usaremos dos contadores uno en Up y el otro en Down, también se va a hacer uso de un comparador que comparará las 4 salidas del 1er contador Down con las otras 4 salidas del 2do contador Up, cuando se da que los 2 son iguales entonces va a mandar un pulso al load del 2do contador y este va a cargar los datos del 1er contador Down, ya que como A>B siempre se va a cumplir entonces siempre esa salida va a estar en “1” y cuando cambie a A=B va mandar un pulso al 1er contador y este va a disminuir en 1 y así sucesivamente hasta obtener nuestra secuencia deseada. Para el tercer caso cuando: 0, 1, 2, 3,…, 7, 8, 9, 0, 1, 2, 3, …., 7, 8,9, 0, 1, 2, 3, 4, …5 ,6, 7,8,9,… Implementamos: SISTEMAS DIGITALES

5 | 39

SECUENCIA: 0, 1, 2, 3,.., 7, 8, 9, 0, 1, 2, 3, ., 7, 8,9, 0, 1, 2, 3, 4, 5 ,6, 7,8,9,

15 1 10 9 14 4 5 11

D0 D1 D2 D3

Q0 Q1 Q2 Q3 RCO

CLK E D/U PL TC

3 2 6 7 13

15 1 10 9 14 4 5 11

12

D0 D1 D2 D3

Q0 Q1 Q2 Q3 RCO

CLK E D/U PL TC

3 2 6 7 13

12

Usaremos dos contadores (74LS190) en el cual el 2do contador va a contar de 0 a 9, después que llegue a 9 la pata 12(TC) de dicho contador se conecta a la entrada del CLOCK del 1er contador que al estar en modo Up va a contar y a su misma vez mediante compuertas OR y NOT hacemos un circuito tal que cuando llegue a 9 mande un pulso a la pata 11 (LOAD), en este caso el 2do contador se va a comportar como registro y va a salir lo que está en la entrada o s.

4. Utilizando IC’s configurables, diseñar e implementar un circuito que realice lo siguiente:

Para el primer caso: 0, 1, 2,3,… 14, 15, 14, 13,… 2, 1, 0, 1, 2, 3, 4,… 14, 15, 14,… Implementamos:

SISTEMAS DIGITALES

6 | 39

SECUENCIA: 0, 1, 2,.. 14, 15, 14, 13,.. 2, 1, 0, 1, 2, 3, 4,.. 14, 15, 14,

1 16

J

Q

15 14 4 5 11

CLK K

R

4

S

2

15 1 10 9

Q

14

D0 D1 D2 D3

Q0 Q1 Q2 Q3 RCO

CLK E D/U PL

12

3

TC

3 2 6 7 13

Usaremos el contador 74LS191, que nos permitirá contar del 0 al 15 y una vez que llega al máximo o mínimo valor da un pulso por la pata 13 (RC0), el cual usaremos para mandarla a la señal de un FF-JK que está en estado de memoria (J=1 y K=1), el cual va hacer que el contador que estaba en Up al inicio cambie a Down y así sucesivamente. Para el segundo caso: 0, 1, 2, 3,… 14, 15, 1, 2,… 14, 15, 2, 3, 4,… 14, 15, 3, 4,… Implementación: SECUENCIA: 0, 1, 2,.. 14, 15, 1, 2,.. 14, 15, 2, 3, 4,.. 14, 15, 3, 4,

15 1 10 9 14 4 5 11

D0 D1 D2 D3

Q0 Q1 Q2 Q3 RCO

CLK E D/U PL

3 2 6 7 13

15 1 10 9 14 4 5 11

D0 D1 D2 D3

Q0 Q1 Q2 Q3 RCO

CLK E D/U PL TC

TC

3 2 6 7 13

12

12

Usaremos dos contadores 74LS191 en el cual el 2do contador va a contar de 0 a 15, después que llegue a 15 la pata 12(TC) de dicho contador se conecta a la entrada del clock del 1er contador que al estar en modo Up va a contar y a su misma vez mediante compuertas OR y NOT hacemos un circuito tal que cuando llegue a 15 mande un pulso a la pata 11 (LOAD), en este caso el 2do contador se va a comportar como registro y va a salir lo que está en la entrada o sea lo que te genere el 1er contador. SISTEMAS DIGITALES

7 | 39

Para el tercer caso: 0, 1, 2, 3,… 14, 15, 0, 1, 2,… 13, 14, 0, 1, 2,… 12, 13, 0, 1, 2,… Implementación:

U2 15 1 10 9 14 4 5 11

D0 D1 D2 D3

Q0 Q1 Q2 Q3 RCO

CLK E D/U PL TC

3 2 6 7 13

10 12 13 15 9 11 14 1 2 3 4

12

15 1 10 9

A0 A1 A2 A3 B0 B1 B2 B3 AB

QAB

14 4 5 11

7 6 5

D0 D1 D2 D3

Q0 Q1 Q2 Q3 RCO

CLK E D/U PL TC

3 2 6 7 13

12

7485

Usaremos dos contadores uno en Up y el otro en Down, también se va a hacer uso de un comparador 74LS85. El comparador va a comparar las 4 salidas del 1er contador Down con las otras 4 salidas del 2do contador Up, cuando se da que los 2 son iguales entonces va a mandar un pulso al load del 2do contador y este va a cargar los datos del 1er contador Down, ya que como A>B siempre se va a cumplir entonces siempre esa salida va a estar en “1” y cuando cambie a A=B va mandar un pulso al 1er contador y este va a disminuir en 1 y así sucesivamente hasta obtener nuestra secuencia deseada. 5. Utilizando el concepto de máquinas de estados, desarrollar el análisis, mapa de estados y diagrama de Flujo para los siguientes Flips Flops. a) FF-JK b) FF-RS c) FF-D d) FF-T Resolución: a) FF-JK Mapa de estados

J 0 0 1 1

K 0 1 0 1

J 0 0 0 0 1 1 1 1

QN QN 0 1 ~QN

K 0 0 1 1 0 0 1 1

QN 0 1 0 1 0 1 0 1

QN+1 0 1 0 0 1 1 1 0

Diagrama de Flujo: X

X 0/0

1/1

b) FF-RS SISTEMAS DIGITALES

8 | 39

Mapa de estados

R 0 0 1 1

S 0 1 0 1

QN QN 1 0 ~QN

R 0 0 0 0 1 1 1 1

S 0 0 1 1 0 0 1 1

QN 0 1 0 1 0 1 0 1

QN+1 0 1 1 1 0 0 X X

Diagrama de flujo 10 X

X 1/1

0/0 01

c) Para FF-D Mapa de estados

D 0 0 1 1

QN 0 1 0 1

QN+1 0 0 1 1

Diagrama de flujo 1 1

0 1/1

0/0 0

PREGUNTA 7: Diseñe la unidad de control de una máquina de dulces operada por monedas. El dulce cuesta 20 centavos y la máquina acepta monedas de 5 y 10 centavos. Hay que devolver cambio si se depositan más de 20 centavos. No se pueden depositar más de 25 SISTEMAS DIGITALES

9 | 39

centavos en una sola compra, por tanto, el máximo cambio es una moneda de 5 centavos. Desarrollar: a) b) c) d) e)

Análisis del problema. Mapa de estados. Circuito diseñado. Diagrama de flujo. Implementación del sistema.

Ahora, aprovecharemos estos pulsos para usarlos en flip-flops, específicamente los FF tipo “D” los cuales estarán en su modo contador, de tal manera que, al recibir monedas, estas vayan incrementando la cantidad de monedas que ingresan, con tal fin y con el objetivo de simplificar los valores, asignamos a cada cantidad de monedas un número en binario tal que así:

Cantidad de monedas de 5 centavos: A2A1A0 0 monedas de 5: 000 1 moneda de 5: 001 2 monedas de 5: 010 3 monedas de 5: 011 4 monedas de 5: 100 5 monedas de 5: 101 Cantidad de monedas de 10 centavos: B1B0 0 monedas de 10: 00 1 moneda de 10: 01 2 monedas de 10: 10 SISTEMAS DIGITALES

10 | 39

En los valores asignados a cada moneda, se les tomo un límite (5 monedas en los de 5 centavos y 2 monedas en los de 10 centavos). La razón de esto es porque nos dice la cantidad máxima de dinero que se puede ingresar y esta es 25 centavos, para evitar que puedan seguir ingresando más cantidad de monedas, se dispondrá de un accionamiento mecánico el cual bloquee las entradas a cualquiera de las monedas para que no supere los 25 centavos y al mismo tiempo, deshabilite las entradas A y B para que no siga aumentando los dígitos al llegar al límite.

Figura 1: circuito con la entrada A (usado para el clock) y salida A2A1A0

Figura 2: circuito con la entrada B (usada para el clock) y salida B1B0 (monedas de 10 centavos)

Estas entradas (B2B1B0 y A1A0) estarán reunidas en un conjunto de 5 bits para poder crear un arreglo de circuitos secuenciales, tal que pueda darnos una salida C (accionamiento para expulsar el caramelo), V (accionamiento para expulsar el vuelto, en este caso es únicamente de 1 moneda de 5 centavos), B5 (Bloquear en ingreso de más monedas de 5 centavos) y B10 (Bloquear en ingreso de monedas de 10 centavos), entonces planteamos el mapa de estados: SISTEMAS DIGITALES

11 | 39

A B SALIDAS A2 A1 A0 B1 B0 C V B5 B10 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 1 X X X X 0 0 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 1 0 1 1 1 1 0 0 1 1 1 X X X X 0 1 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 0 X X X X 0 1 0 1 1 X X X X 0 1 1 0 0 0 0 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 0 X X X X 0 1 1 1 1 X X X X 1 0 0 0 0 1 0 0 1 1 0 0 0 1 X X X X 1 0 0 1 0 X X X X 1 0 0 1 1 X X X X 1 0 1 0 0 1 1 1 1 No superamos el B2B1B0 A1A0 = 10100 ya que todos los demás son casos irrelevantes (superan la cantidad de 25 centavos) Del mapa de estado obtenemos: C = A2 + B1 + A1.B0 V = A0. (A2 + A1.B0 + B1) B5 = C, B10 = V

SISTEMAS DIGITALES

12 | 39

Figura 3: Circuito secuencial para generación de salidas

Figura 4: circuito completo de la unidad de control

PREGUNTA 8: Utilizando IC contadores diseñar un circuito para determinar la secuencia siguiente: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 1, 0 1, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 1 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2 ………. SISTEMAS DIGITALES

13 | 39

8, 9, 8 9 Simularemos el circuito en la plataforma Proteus, el diagrama es el siguiente:

Funcionamiento del circuito:  Del circuito mostrado, cuando el primer circuito integrado 74LS190 llegue a 1111 (15) nos va a mandar una señal a la compuerta nand, que esta a su vez está conectada con la salida del contador, estas dos señales se suman en la compuerta nor, el cual hace que la señal sea invertida.  La señal resultante llega mediante un pulso al flip flop JK y debido a que las entradas J y K están en estado 1 lógico va a hacer cambiar las salidas del flip flop, como consecuencia el contador cambiará a Down de la mano de las compuertas nand.  Pero el problema es si el contador comienza nuevamente en cero, para esto usamos el segundo circuito integrado 74LS190, ya que cuando este llegue a 1111 (15) mandará una señal en forma de señal de clock, esto hará que las salidas de los dos contadores se comparen, de modo que el conteo aumenta progresivamente desde el numero en que comienza.  En la comparación ya antes mencionada, cuando ambas señales sean iguales, se manda un pulso de clock al flip flop JK, este hará que el primer contador empiece a contar a partir del número que aparece en el segundo contador, a su vez también terminará el conteo en el mismo número. PREGUNTA 9: SISTEMAS DIGITALES

14 | 39

Implementar el circuito de un contador síncrono, descrito por las funciones lógicas de los flip flops; analice su funcionamiento, desarrolle su tabla de estados y su diagrama de tiempos. Considere Q4n: MSB. Qn: LSB 𝐽4 = ̅̅̅̅ 𝑄𝑛 + 𝑄2𝑛 𝐾4 = 𝑄𝑛 + 𝑄2𝑛 + 𝑄3𝑛 𝐽3 = ̅̅̅̅ 𝑄𝑛 𝐾3 = ̅̅̅̅̅ 𝑄4𝑛 ̅̅̅̅̅ ̅̅̅̅ 𝐽2 = 𝑄𝑛 (𝑄 3𝑛 ) + 𝑄𝑛 ∗ 𝑄3𝑛 ∗ 𝑄4𝑛 𝐾2 = ̅̅̅̅ 𝑄𝑛 + 𝑄3𝑛 𝐽1 = ̅̅̅̅̅ 𝑄2𝑛 ∗ 𝑄4𝑛 ̅̅̅̅̅ ̅̅̅̅̅ ̅̅̅̅̅ 𝐾1 = 𝑄2𝑛 ∗ (𝑄 3𝑛 ) + (𝑄2𝑛 ) ∗ (𝑄4𝑛 )

SISTEMAS DIGITALES

15 | 39

Primero realizamos la implementación para la posterior simulación del circuito en la plataforma Proteus:

Realizamos la tabla de estados del circuito: EST

12 7 9 3 10 4 8 13 5

𝑸𝟒𝒏 1 0 1 0 1 0 1 1 0

𝑸𝟑𝒏 1 1 0 0 0 1 0 1 1

𝑸𝟐𝒏 0 1 0 1 1 0 0 0 0

𝑸𝟏𝒏 0 1 1 1 0 0 0 1 1

𝑱𝟒 1 1 0 1 1 1 1 0 0

𝑲𝟒 1 1 1 1 1 1 0 1 1

𝑱𝟑 1 0 0 0 1 1 1 0 0

𝑲𝟑 0 1 0 1 0 1 0 0 1

𝑱𝟐 1 0 1 1 0 0 0 0 0

𝑲𝟐 1 1 0 0 1 1 1 1 1

𝑱𝟏 1 0 1 0 0 0 1 1 0

SISTEMAS DIGITALES

𝑲𝟏 0 0 0 1 1 1 0 0 1

16 | 39

Finalmente obtenemos el diagrama de tiempo del circuito:

Pregunta 10:

SISTEMAS DIGITALES

17 | 39

SISTEMAS DIGITALES

18 | 39

PREGUNTA N°12: Utilizando IC contadores diseñar un circuito para determinar la secuencia. Siguiente:

SOLUCIÓN: El circuito funciona de la siguiente manera, cuando el primer CI 74193 llegue a 15 (1111) nos va a mandar una señal por medio de la compuerta nand de 4 entradas que están conectadas a su salida del contador y esta a su vez a la compuerta or esta señal se invierte y llega un pulso al flip flop JK y como el J y el K están conectados a “1” lógico van a cambiar sus salidas del flip flop y esto va a ser que se vuelva el contador a down gracias a las compuertas and ; y para que el contador no comience siempre de cero y vaya aumentando progresivamente del número que comienza se usó el segundo CI 74193 que cada vez que el primer contador llegue a 15 (1111) le van a mandar una señal de clock y va a contar y las salidas de los 2 contadores se van a comparar y cuando sean iguales se manda un pulso de clock al flip flop y este va a ser que el primer contador cuente a partir del número que aparece en el segundo contador y termine en ese mismo número.

SISTEMAS DIGITALES

19 | 39

14. Diseñar un reloj digital que muestre las horas y minutos en tiempo real, utilizando Flip Flops JK, de modo que la salida se muestre en displays para visualizar de forma directa. El tiempo “on line” a. Análisis del programa. b. Desarrollar el diagrama de bloques c. Diseño del generador de clock (f = 1 Hz) d. Diseño del circuito de contadores. e. Diagrama esquemático del diseño del reloj digital.

SISTEMAS DIGITALES

20 | 39

PREGUNTA 17: Para un sistema con 16 líneas de direcciones y 8 líneas de datos. Se desea implementar un banco de memorias de 12 KB utilizando IC 2114 (1K*4b) y la última dirección del banco de memorias es EFFFh. El banco debe tener sus señales de lectura R y de escritura W separados y activas en alto. a) b) c) d) e)

Diseñe el circuito completo del banco de 12 KB de memoria. Desarrollar el mapeo de memorias completo. Describir las direcciones completas. Implementar utilizando solamente Decoder 2/4 y un mínimo de puertas lógicas. Implementar utilizando solamente Decoder 3/8 y un mínimo de puertas lógicas.

Circuito completo del banco de memoria, utilizando IC 2114, decoder 4 to 16.

SISTEMAS DIGITALES

21 | 39

Mapa de memorias completo:

1 2 3 4 5 6 7 8 9 10 11 12

𝐴15

𝐴14

𝐴13

𝐴12

𝐴11

𝐴10

𝐴9

𝐴8

𝐴7

𝐴6

𝐴5

𝐴4

𝐴3

𝐴2

𝐴1

𝐴0

HEX

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

C000 C3FF C400 C7FF C800 CBFF CC00 CFFF D000 D3FF D400 D7FF D800 DBFF DC00 DFFF E000 E3FF E400 E7FF E800 EBFF EC00 EFFF

Descripción de las direcciones:

-

Las entradas de dirección 𝐴15 y 𝐴14 siempre estarán en estado 1 lógico, las que siempre van a cambiar son las demás, es decir, de 𝐴13 hasta 𝐴10 .

-

Estas entradas de dirección variables, irán cambiando de acuerdo al estado lógico en el que se encontrarán.

-

Es por el cual se usa un decodificador de 4 entradas a 16 salidas, de acuerdo con ello, cada salida se conectará al banco de memoria, de acuerdo a las direcciones de entrada.

SISTEMAS DIGITALES

22 | 39

Implementación usando decodificador de 2 a 4:

Implementación usando decodificador de 3 a 8:

SISTEMAS DIGITALES

23 | 39

PREGUNTA 18: Utilizando IC contadores diseñar un circuito para determinar la secuencia siguiente: 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 14, 13, 12, 11, 10, 9, 8, 7, 6, 5 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 14, 13, 12, 11, 10, 9, 8, 7, 6 7, 8, 9, 10, 11, 12, 13, 14, 15, 14, 13, 12, 11, 10, 9, 8, 7 ………… 14, 15, 14 15 repite la secuencia PREGUNTA 19: Utilizando IC configurables y circuito auxiliar, diseñar circuitos generadores de estados descritos en la tabla. C1

C2

FUNCION

0

0

0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 1, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7…

0

1

0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 1, 2, 3, 4, 5, 6, 7, 8, 9, 2, 3, 4, 5, 6, 7, 8, 9, 3, 4 …

1

0

0, 1, 2, 3 … 13, 14, 15, 14, 13 … 3, 2, 1, 0, 1, 2, 3 …

1

1

0, 1, 2, 3 … 13, 14, 15, 0, 1, 2, 3 … 13, 14, 0, 1, 2, 3 … 13, …

Diseñaremos los circuitos para los distintos estados lógicos de C2 y C1: Para C2=0 y C1=0 tenemos el siguiente circuito:

Funcionamiento del circuito: Para realizar este contador, usamos el contador de 4 bits 74190, el cual se caracteriza por tener dos funciones, tales como “up” y “down”. SISTEMAS DIGITALES

24 | 39

Cada vez que se cuente hasta el estado máximo 1001 (9) o hasta el estado mínimo 0000 (0) la salida RCO enviará una señal. Como la salida antes mencionada está conectada a la entrada de pulso de clock del flip flop JK, ya que sus entradas están en 1 lógico, la posterior salida será la inversión del estado lógico anterior. Gracias a este funcionamiento, el contador cambia de función “up” a “down”, y así sucesivamente. Para C2=0 y C1=1 tenemos el siguiente circuito

Funcionamiento del circuito: Para implementar el circuito usaremos dos contadores, este el 74LS190, de los cuales, el segundo contará desde 0 hasta 9, luego la señal 1001 (9) llegará a la salida TC del mismo contador, el cual se conecta con la entrada de pulso de reloj del primer contador que en ese momento está en estado “up”. De modo que mediante compuertas or y not, hacemos tales conexiones que cuando el conteo esté en 9, mandará un pulso a la entrada PL del segundo contador, al hacer esto este último se comportara como un registro, finalmente resultará una señal que es la de entrada.

SISTEMAS DIGITALES

25 | 39

Para C2=1 y C1=0 tenemos el siguiente circuito:

Funcionamiento del circuito: Para este caso usaremos otro tipo de contador, el 74LS191, éste nos permite contar desde 0 hasta 15, luego de haber llegado al estado máximo o mínimo, envía una señal a través de la salida RC0, la cual conectaremos a la entrada de pulso de reloj del flip flop JK, el cuál hará que el contador cambie de función, es decir, que pase de “up” a “down” y así sucesivamente. Para C2=1 y C1=1 tenemos el siguiente circuito:

SISTEMAS DIGITALES

26 | 39

Funcionamiento del circuito: Para la implementación usaremos dos contadores del tipo 0 a 15, estos como ya se dijo es el 74LS191, de estos, el segundo contará desde 0 hasta 15, una vez llegado a 15 se mandará una señal a la salida TC, que será conectada a la entrada de clock del primer contador que al estar en función “up” empezará a contar, luego con compuertas or y not, hacemos un circuito tal que cuando cuente hasta el estado máximo, mande un pulso a la entrada PL, de modo que el segundo contador se comporta como registro, lo cual la señal de salida que mandará será la que genere el primer contador. PREGUNTA N°20: Desarrollar una aplicación de un sistema digital de aplicación práctica utilizando memorias semiconductoras CONVERTIDOR DE BINARIO A DECIMAL Para la lectura o escritura del a memoria la podremos elegir a través de swith, los bits de direcciones de A7 a A10 serán conectados a tierra pues solo usaremos 7 bits, y los demás no los podemos dejar al aire pues producirían errores. Cabe resaltar que para la grabación de la memoria hemos tenido que colocar en pin de activación y de desactivación de la memoria a la salida de la conexión de cuatro compuertas negadas. Estas cuatro compuertas negadas tienen como entrada el clock, la función de esto inversores es de provocar un retraso de la señal en el controlador de memoria para poder realizar la grabación de esta

SISTEMAS DIGITALES

27 | 39

Componentes  

Sram 6116

 

Compuerta not 7404

 

R 1kΩ



1 switch

PREGUNTA 21: Desarrollar la programación en VHDL de los siguientes dispositivos: a) Flip flop JK, Flip flop D, Flip flop RS, Flip flop T. Flip flop JK: library IEEE; Use IEEE.STD_LOGIC_1164.All; Use IEEE.STD_LOGIC_ARITH.All; Use IEEE.STD_LOGIC_UNSIGNED.All; entity jkff is Port (j : in std_logic; k : in std_logic; clk : in std_logic; q : in out std_logic; qbar : in out std_logic); end jkff; architecture Behavioral of jkff is begin SISTEMAS DIGITALES

28 | 39

Process (j,clk,k) begin if (clk’event and clk =’1’)then if(j=’0’and k=’0’)then q