• Author / Uploaded
• JHn Hnry Lzcn Ypz

Citation preview

1

Laboratorio N° 4:Aplicacion del codificador de prioridad y el decodificador de BCD a 7 segmentos, Grupo: 01 Subgrupo: 01

UNIVERSIDAD SURCOLOMBIANA INGENIERÍA ELECTRÓNICA ELECTRÓNICA DIGITAL PREINFORME N° 4 APLICACIONES DEL CODIFICADOR DE PRIORIDAD Y EL DECODIFICADOR DE BCD A 7 SEGMENTOS Isabel Cristina Arguello Escobar 20162153061 John Henry Lizcano Yepes 20162152006  Diseño codificador Usando codificadores de prioridad de octal a binario con entradas y salidas activas en bajo, se desea implementar un sistema digital codificador de hexadecimal a BCD; para esto se utiliza 2 codificadores (74LS148) para así completar las 16 entradas y 4 salidas requeridas. Las tablas de verdad correspondientes a la salida de cada codificador se exponen en la Tabla 1 y Tabla 2, Codificador X y Codificador Y respectivamente. Cabe destacar que el codificador X manejara las entradas decimales del 0 al 7, y el codificador Y, las entradas del 8 al 15 Tabla 1. Tabla de verdad codificador X ENTRADAS SALIDAS 𝑬𝑰 𝑨𝟎 𝑨𝟏 𝑨𝟐 𝑨𝟑 𝑨𝟒 𝑨𝟓 𝑨𝟔 𝑨𝟕 𝑿𝟐 𝑿𝟏 𝑿𝟎 𝑮𝑺𝟏 𝑬𝟎 1 x x x x x x x x 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 x x x x x x x 0 0 0 0 0 1 0 x x x x x x 0 1 0 0 1 0 1 0 x x x x x 0 1 1 0 1 0 0 1 0 x x x x 0 1 1 1 0 1 1 0 1 0 x x x 0 1 1 1 1 1 0 0 0 1 0 x x 0 1 1 1 1 1 1 0 1 0 1 0 x 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 Tabla 2. Tabla de verdad codificador Y ENTRADAS SALIDAS 𝑬𝑰 𝑨𝟖 𝑨𝟗 𝑨𝟏𝟎 𝑨𝟏𝟏 𝑨𝟏𝟐 𝑨𝟏𝟑 𝑨𝟏𝟒 𝑨𝟏𝟓 𝒀𝟐 𝒀𝟏 𝒀𝟎 𝑮𝑺𝟐 𝑬𝟎 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 x x x x x x x 0 0 0 0 0 1 0 x x x x x x 0 1 0 0 1 0 1 0 x x x x x 0 1 1 0 1 0 0 1 0 x x x x 0 1 1 1 0 1 1 0 1 0 x x x 0 1 1 1 1 1 0 0 0 1 0 x x 0 1 1 1 1 1 1 0 1 0 1 0 x 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1

La salida de toda la etapa codificadora es un binario BCD, la cual depende de las salidas de cada codificador, por lo cual es necesario realizar un diseño lógico que genere el binario a partir de estas salidas. Para identificar las variables involucradas en este diseño, se plasma la Tabla 3, la cual reúne las salidas de los codificadores y la salida BCD. Tabla 3. Salidas codificadoras y salida BCD SALIDAS GS SALIDA BCD CODIFICADORAS IN 𝒀𝟐 𝒀𝟏 𝒀𝟎 𝑿𝟐 𝑿𝟏 𝑿𝟎 𝑮𝑺𝟐 𝑮𝑺𝟏 𝑫 𝑪 𝑩 𝑨 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1

0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1

0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1

1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1

1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0

1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0

1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

Al observar la Tabla 3, se identifica que el bit MSB de la salida BCD, es igual a la salida de grupo del codificador X. A raiz de esto no es necesario realizar el diseño lógico para este bit. Para las salidas BCD faltantes (C, B, A) se diseña a partir de los unos (1)

Laboratorio N° 4:Aplicacion del codificador de prioridad y el decodificador de BCD a 7 segmentos, Grupo: 01 Subgrupo: 01

 Dip switch

̅̅̅1 ̅̅̅ 𝐶 = 𝑌̅2 (𝑌̅1 𝑌̅0 + 𝑌̅1 + 𝑌̅0 + 1) + ̅̅̅ 𝑋2 (𝑋 𝑋0 + ̅̅̅ 𝑋1 + ̅̅̅ 𝑋0 + 1) 𝐶 = 𝑌̅2 + ̅̅̅ 𝑋2

𝑅𝑝𝑟𝑜𝑡 =

𝑪 = ̅̅̅̅̅̅̅ 𝑿𝟐 𝒀𝟐

𝑉𝐶𝐶 − 𝑉𝐼𝐻 (5 − 2)𝑉 = 𝐼𝐼𝐻 (𝑚á𝑥) 40µ𝐴

𝑹𝒑𝒓𝒐𝒕 = 𝟕𝟓𝒌Ω se utilizará un resistor de 82KΩ ya que este si es comercial

̅̅̅2 ̅̅̅ ̅̅̅2 + ̅̅̅ 𝐵 = 𝑌̅1 (𝑌̅2 𝑌̅0 + 𝑌̅2 + 𝑌̅0 + 1)+ ̅̅̅ 𝑋1 (𝑋 𝑋0 + 𝑋 𝑋0 + 1) 𝐵 = 𝑌̅1 + ̅̅̅ 𝑋1

Este resistor disipara la siguiente potencia:

𝑩 = ̅̅̅̅̅̅̅ 𝑿𝟏 𝒀1

𝑃𝑅𝑝𝑟𝑜𝑡 = (𝐼𝐼𝐻 )2 (𝑅𝑝𝑟𝑜𝑡 )

̅̅̅2 ̅̅̅ 𝐴 = 𝑌̅0 (𝑌̅2 𝑌̅1 + 𝑌̅2 + 𝑌̅1 + 1) + ̅̅̅ 𝑋0 (𝑋 𝑋1 + ̅̅̅ 𝑋2 + ̅̅̅ 𝑋1 + 1)

𝑃𝑅𝑝𝑟𝑜𝑡 = (40µ𝐴)2 (82𝑘Ω)

𝐴 = 𝑌̅0 + 𝑋̅0

𝑷𝑹𝒑𝒓𝒐𝒕 = 𝟎. 𝟏𝟑𝒎𝑾

𝑨 = ̅̅̅̅̅̅̅ 𝑿𝟎 𝒀𝟎

-Para el Dip switch de 8 entradas la potencia total será

 Diseño decodificador Se utilizará el decodificador 74LS48, ya que este es un circuito integrado que convierte el código binario BCD de entrada a niveles lógicos que permiten activar un display de 7 segmentos de cátodo común, ya que tiene salidas activas en alto. Este también presenta dos entradas de borrado (RBI y BI/RBO) y una entrada de prueba de lámpara (LT). La RBI estará en alto cuando la entrada DCBA corresponda a un cero decimal y la RBO también esté en alto, y en los demás casos no importa qué valor tenga. RBO/BI siempre estará en alto, cuando esté en bajo y LT en alto, hará que todos los segmentos estén en bajo. Por último, la LT siempre estará en alto para mostrar de manera correcta las salidas en el display, pues si está en bajo todos los segmentos de salida estarán a nivel alto, independientemente de las demás condiciones de entrada. De esta manera, conectamos a estas entradas un dip switch de 3 entradas, para cambiar los niveles de lógicos de 0 a 1 para ver qué sucede en el display. Tabla 4. Tabla de verdad salidas decodificadoras ENTRADAS SALIDAS 𝑫 𝑪 𝑩 𝑨 a b c d e 0 0 0 0 1 1 1 1 1 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 1 1 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 0 1 0 0 0 0 1 1 1 0 1 1 0 0 1 1 0 1 1 0 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0

2

𝑃𝑇𝑜𝑡𝑎𝑙 = 8 (𝑃𝑅𝑝𝑟𝑜𝑡 ) = 8(0.13𝑚𝑊) 𝑷𝑻𝒐𝒕𝒂𝒍 = 𝟏. 𝟎𝟒𝒎𝑾 -Para el Dip switch de 3 entradas la potencia total será 𝑃𝑇𝑜𝑡𝑎𝑙 = 3 (𝑃𝑅𝑝𝑟𝑜𝑡 ) = 3(0.10𝑚𝑊) 𝑷𝑻𝒐𝒕𝒂𝒍 = 𝟎. 𝟑𝟗𝒎𝑾  Display cátodo común 𝑅𝑑𝑖𝑠𝑝 =

(𝑉𝐶𝐶 − 𝑉𝐷𝐼𝑆𝑃 ) (5 − 2.4)𝑉 = 𝐼𝐷 15 𝑚𝐴

𝑅𝑑𝑖𝑠𝑝 = 173.3 Ω se utilizará un resistor de 220Ω ya que este si es comercial. f 1 0 0 0 1 1 1 0 1 1 0 0 1 1 1 0

g 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0

Finalmente procedemos a calcular las resistencias de protección requeridas para el circuito

Este resistor disipara la siguiente potencia: 𝑃𝑅𝑑𝑖𝑠𝑝 = (𝐼𝐷 )2 (𝑅𝑑𝑖𝑠𝑝 ) 𝑃𝑅𝑝𝑟𝑜𝑡 = (15𝑚𝐴)2 (220Ω) 𝑷𝑹𝒑𝒓𝒐𝒕 = 𝟒𝟗. 𝟓𝒎𝑾

Laboratorio N° 4:Aplicacion del codificador de prioridad y el decodificador de BCD a 7 segmentos, Grupo: 01 Subgrupo: 01 Circuito Completo

3