Verilog

Verilog Lenguaje de Descripción de Hardware. Descripción por Módulos  Los módulos se pueden ver como cajas negras. E

Views 145 Downloads 0 File size 92KB

Report DMCA / Copyright

DOWNLOAD FILE

Recommend stories
verilog
verilog

66 0 682KB Read more

PISO - Verilog
PISO - Verilog

47 35 329KB Read more

Verilog practicas
Verilog practicas

31 3 982KB Read more

Lab5 Verilog
Lab5 Verilog

Laboratory Exercise 5 Timers and Real-time Clock The purpose of this exercise is to study the use of clocks in timed cir

18 0 97KB Read more

uart receiver verilog code
uart receiver verilog code

Tanvi Shama 200601196 Akshay Soni 200601148 DAIICT PROJECT REPORT - UART Digital System Architecture 2 Project Rep

51 0 3MB Read more

1 Verilog Gate
1 Verilog Gate

17 2 70KB Read more

Ejemplos System Verilog
Ejemplos System Verilog

9 0 2MB Read more

fifo implementation in verilog
fifo implementation in verilog

54 1 1MB Read more

Flip Flops Verilog Codes
Flip Flops Verilog Codes

D Flip Flop module dflipflop(D,Q,clk,clr); output Q; reg Q; input D; input clk,clr; always @(posedge clk) begin if(clr)

59 2 49KB Read more

ALU 4 bit verilog
ALU 4 bit verilog

Bach Khoa University Faculty of Electrical & Electronics Engineering Department of Electronics Engineering EE3043 - COM

22 3 332KB Read more

Citation preview

Verilog Lenguaje de Descripción de Hardware.

Descripción por Módulos  Los módulos se pueden ver como cajas negras.

E1 E2 E3 E4

Módulo

S1 S2 S3

E1 E2

Módulo 2

Módulo 4

Módulo1 E3 E4

Módulo 3

S

Describir un Módulo module Uno (E1, E2, E3, E4, S)

E1 E2 E3 E4

input E1; input E2; input E3; input E4; output S; . . endmodule

S

module Dos (E, S) input [O:3] E; output S; . . endmodule

Funcionalidad del Módulo  La funcionalidad de cada módulo se puede describir de dos forma: BLOQUEANTE y NO BLOQUEANTE Bloqueante: orientado a eventos (p.e. sincronizado con el reloj). No Bloqueante: ejecución continua (circuito combinacional).

Módulo Bloqueante always @(x or y or …) begin

… end

@* Sensible al cambio de todas las variables

@(a or b or c …) Sensible al cambio de “a” o “b” o “c” o …

@(negedge clock) Sensible solo al canto de bajada de clock

@(posedge clock) Sensible solo al canto de subida de clock

Módulo no Bloqueante assign f = a && b; assign f = c; assign f[3] = ~a[0] & b[1];

Para la asignación de circuitos combinacionales. Es conveniente usar este método de asignación cuando se requiere implementar circuitos combinacionales que no requieren sincronizar con el reloj.

Tipos de entradas y salidas input

: Entradas del módulo

output : Salidas del módulo inout

: Pueden cumplir la función de entrada y salida en un módulo input inout

Módulo

output

Tipos de Variables  Son dos los principales tipos de variables: reg : Son de tipo registro y permiten almacenar un valor. wire : Es una red que permite la conexión de circuitos (un cable).

Otras variables de interés son integer, float y arreglos y memorias.

Loops y Condiciones (I) Verilog

C

if (…) else if (…) else (…)

if (…) else if (…) else (…)

case (a) 0: 1: … default: endcase

switch(a) { case 0: case 1: … default: }

for (i=0; i