Practicas De Sistemas Digitales I
PRACTICAS DE SISTEMAS DIGITALES I Con la finalidad de elevar la eficiencia en el proceso de enseñanza aprendizaje y sobr
Views 136 Downloads 115 File size 575KB
Recommend stories
Citation preview
PRACTICAS DE SISTEMAS DIGITALES I Con la finalidad de elevar la eficiencia en el proceso de enseñanza aprendizaje y sobre todo de mejorar en los alumnos el conocimiento practico de los Circuitos Integrados Digitales y de ayudar a los maestros del área de digitales tanto de ingeniería Eléctrica y de ingeniería Electrónica, en su trabajo, se presenta un MANUAL DE PRACTICAS relacionadas con la asignatura de de SISTEMAS DIGITALES 1, Estas practicas propuestas son las siguientes: PRACTICA # 1 USO DEL PROTOBOARD Y FUNCIONAMIENTO DE LAS COMPUERTAS LOGICAS AND Y OR PRACTICA # 2 FUNCIONAMIENTO DE LAS COMPUERTAS LOGICAS NOT O INVERSORA, NAND, NOR, OR EXCLUSIVA. PRACTICA # 3 SIMPLIFICACIÓN Y REPRESENTACIÓN DE FUNCIONES PRACTICA # 4 NIVELES DE VOLTAJE EN LAS COMPUERTAS TTL PRACTICA # 5 REPRESENTACIÓN DE FUNCIONES PRACTICA # 6 CIRCUITOS ARITMETICOS BASICOS PRACTICA # 7 SUMADOR BINARIO Y SUMADOR/RESTADOR DE 4 BITS PRACTICA # 8 SUMADOR BCD DE 4 BITS PRACTICA # 9 SUMADOR BCD 8 BITS PRACTICA # 10 COMPARADOR DE MAGNITUD DE 2 NUMERO DE 4 BITS. PRACTICA # 11 DECODIFICADOR DE 3 A 8, DISEÑADO EN BASE A COMPUERTAS LOGICAS. PRACTICA # 12 FLIP-FLOPS BASADOS EN COMPUERTAS PRACTICA # 13 FLIP-FLOPS Y LATCHS Y REGISTROS BASADOS EN CIRCUITOS INTEGRADOS. PRACTICA # 14 CONTADORES BINARIOS Y BCD
INSTITUTO TECNOLOGICO DE DURANGO DEPARTAMENTO DE ELECTRICA Y ELECTRONICA SISTEMAS DIGITALES 1, PRACTICA # 1 USO DEL PROTOBOARD Y FUNCIONAMIENTO DE LAS COMPUERTAS LOGICAS AND Y OR. OBJETIVO: El maestro mostrara al alumno la forma de uso del protoboard, la forma de conectar los Circuitos Integrados de la serie 74xx para Comprobar el funcionamiento de las compuertas TTL AND, C. I. 7408 y la compuerta OR , C. I. 7432 en base a las tablas de verdad y el uso del Manual TTL del Fabricante. MATERIAL Y EQUIPO UTILIZADO. 1 protoboar. 2 Circuitos Integrados 7408 Y 7432. 1 Multimetro Digital. 1 Manual TTL 1 Fuente de 5 Volts de C. C. 1 Juego de cables de conexión 2 Resistencias de 100 Ohms 2 LEDS. TEORIA BASICA. Introducción a las compuertas lógicas. Las compuertas lógicas son circuitos que tienen dos o más entradas lógicas y una salida. Los diodos y transistores son dispositivos semiconductores que son usados en circuitos de conmutación porque pueden dirigirse para operar en conducción “on” o no conducción “off”. Las tecnologías más comunes de compuertas lógicas son: 1.- Lógica Resistencia Transistor, RLT. 2.- Lógica Diodo- Transistor, DTL. 3.- Lógica Emisor Acoplador, ECL. 4.- Lógica Transistor Transistor TTL 5.- Semiconductor Complementario de Oxido de Metal, CMOS. Diagrama de Terminales de los Circuitos Integrados a utilizar.
Vcc 5V
Vcc 5V 14
13 12
11 10
9
8
14 13
C. I. 7408 1
2
3
4
Ent. Ent. Sal.
5
6
12
11 10 9
8
C. I. 7432 7
1 GND
2
3
4
5
6
Sal. Ent Ent
7
GND
DESARROLLO. 1.- El maestro explicara la forma de utilizar el protoboard mediante la colocación de algunos componentes, y la forma de conectarlos a la fuente de alimentación. Explicara el uso correcto del manual TTL y obtener la tabla funcional de los Circuitos Integrados a utilizar. Tabla de verdad de la compuerta AND. EA EB SY 0 0 0 0 1 0 1 0 0 1 1 1 Tabla de verdad de la compuerta OR. EA EB SY 0 0 0 0 1 1 1 0 1 1 1 1 2.- Compruebe la tabla funcional de la compuerta AND Utilizando el Circuito Integrado 7408. Aplique los niveles de voltaje correspondiente a las terminales A y B de acuerdo a la tabla de verdad de la compuerta AND. 3.- Verifique mediante el multimetro en cada caso el valor real de voltaje tanto para los niveles bajos como para los niveles altos de salida, anótelos y explique en cada caso si son valores de voltaje validos y porque. 4.- Conecte a la salida de la compuerta una resistencia y un LED a tierra y Aplique los niveles de voltaje correspondiente a las terminales A y B de acuerdo a la tabla de verdad de la compuerta AND y observe la salida en cada caso si corresponde al comportamiento lógico de la tabla de verdad. 5.- Compruebe la tabla funcional de la compuerta OR Utilizando el Circuito Integrado 7432. Aplique los niveles de voltaje correspondiente a los valores lógicos de acuerdo a la tabla de verdad de la compuerta OR. 6.- Verifique en cada caso el valor real de voltaje tanto para los niveles bajos como para los niveles altos de salida, anótelos y explique en cada caso si son valores de voltaje validos y porque. 7.- Conecte a la salida de la compuerta una resistencia y un LED a tierra y Aplique los niveles de voltaje correspondiente a las terminales A y B de acuerdo a la tabla de verdad de la compuerta OR y observe la salida en cada caso si corresponde al comportamiento lógico de la tabla de verdad. Observaciones y conclusiones sobre el desarrollo y tema de la practica.
INSTITUTO TECNOLOGICO DE DURANGO DEPARTAMENTO DE ELECTRICA Y ELECTRONICA SISTEMAS DIGITALES 1, PRACTICA # 2 FUNCIONAMIENTO DE LAS COMPUERTAS LOGICAS NOT O INVERSORA, NAND, NOR, OR EXCLUSIVA. OBJETIVO: El alumno Comprobara el funcionamiento de las compuertas TTL; INVERSORA C. I. 7404 NAND, C. I. 7400, NOR , C. I. 7402 y OR EXCLISIVA 7486 en base a las tablas de verdad o tablas de entrada, salida. MATERIAL Y EQUIPO UTILIZADO. 1 PROTOBOAR 4 CIRCUITOS INTEGRADOS 7404, 7400, 7432 Y 7486. 1 MULTIMETRO DIGITAL. 1 MANUAL TTL 1 FUENTE DE 5 VOLTS DE C.C. 1 JUEGO DE CABLES PARA CONEXIÓN CABLE TELEFONICO 1 RESISTENCIAS DE 100 OHMS 1 LEDS. TEORIA BASICA. Introducción a la Tecnología de Fabricación de Circuitos Integrados TTL Existen muchas versiones sobre las compuertas básicas TTL. La tabla 1.1, muestra Las características de cinco versiones TTL, Tales como su retardo de propagación y su disipación de potencia por compuerta. El producto de retardo de propagación con la disipación de potencia nos proporciona el parámetro producto velocidad-potencia el cual es deseable que sea de valor bajo. Nombre
Retardo de Disipación de Producto Vel-Pot Propagación (ns) Potencia (mw) (pj ) -------------------------------------------------------------------------------------------------------------------------Normalizada Baja potencia Alta Velocidad Tec. Schottky Schottky baja potencia
TTL LTTL HTTL STTL
9 33 6 3
10 1 22 20
90 33 132 60
LSTTL
9
2
18
Tabla 1.1. Tecnologías TTL.
Diagrama de Terminales de los Circuitos Integrados a utilizar.
Vcc 5V
Vcc 5V 14
13 12
11 10
9
8
14 13
C. I. 7404 1
2
3
4
5
6
7
1 GND
13 12
2
3
4
5
6
7 GND
Ent Ent Sal.
11 10
9
8
14 13
C. I. 7402 2
8
Vcc 5V
Vcc 5V
1
11 10 9
C. I. 7400
Ent.. Sal.
14
12
3
4
Ent. Ent. Sal.
5
6
12
11 10 9
8
C. .I 7486 7 GND
1
2
3
Ent Ent Sal.
4
5
6
7 GND
DESARROLLO. 1.- Consulte el manual TTL y obtenga la tabla funcional de los Circuitos Integrados a utilizados. Tabla de verdad de la compuerta NAND. EA EB SY 0 0 1 0 1 1 1 0 1 1 1 0 Tabla de verdad de la compuerta INVERSORA O NOT EA SA 0 1 1 0
Tabla de verdad de la compuerta NOR. EA EB SY 0 0 1 0 1 0 1 0 0 1 1 0 Tabla de verdad de la compuerta OR EXCLUSIVO. EA EB SY 0 0 0 0 1 1 1 0 1 1 1 0 2.- Compruebe la tabla funcional de la compuerta NAND Utilizando el Circuito Integrado 7400. Conecte a la salida de la compuerta una resistencia y un LED a tierra y Aplique los niveles de voltaje correspondiente a las terminales A y B de acuerdo a la tabla de verdad de la compuerta NAND y observe la salida en cada caso si corresponde al comportamiento lógico de la tabla de verdad. Verifique mediante el multimetro el valor de voltaje de salida para cada combinación de los valores de entrada tabule y reporte. 3.- Compruebe la tabla funcional de la compuerta NOT o INVERSORA Utilizando el Circuito Integrado 7404. Conecte a la salida de la compuerta una resistencia y un LED a tierra y Aplique los niveles de voltaje correspondiente a las terminales A y B de acuerdo a la tabla de verdad de la compuerta NOT y observe la salida en cada caso si corresponde al comportamiento lógico de la tabla de verdad. Verifique mediante el multimetro el valor de voltaje de salida para cada combinación de los valores de entrada tabule y reporte. 3.- Compruebe la tabla funcional de la compuerta NOR Utilizando el Circuito Integrado 7402. Conecte a la salida de la compuerta una resistencia y un LED a tierra y Aplique los niveles de voltaje correspondiente a las terminales A y B de acuerdo a la tabla de verdad de la compuerta NOR y observe la salida en cada caso si corresponde al comportamiento lógico de la tabla de verdad. Verifique mediante el multimetro el valor de voltaje de salida para cada combinación de los valores de entrada tabule y reporte. 3.- Compruebe la tabla funcional de la compuerta OR EXCLUCIVA Utilizando el Circuito Integrado 7404. Conecte a la salida de la compuerta una resistencia y un LED a tierra y Aplique los niveles de voltaje correspondiente a las terminales A y B de acuerdo a la tabla de verdad de la compuerta OR EXCLUCIVA y observe la salida en cada caso si corresponde al comportamiento lógico de la tabla de verdad. Verifique mediante el multimetro el valor de voltaje de salida para cada combinación de los valores de entrada tabule y reporte. Observaciones o conclusiones sobre el desarrollo y tema de la practica.
INSTITUTO TECNOLOGICO DE DURANGO DEPARTAMENTO DE ELECTRICA Y ELECTRONICA SISTEMAS DIGITALES I PRACTICA # 3 SIMPLIFICACIÓN Y REPRESENTACIÓN DE FUNCIONES OBJETIVO.- Representar circuitos Lógicos basados en los Teoremas boléanos y funciones utilizando las compuertas Lógicas. MATERIAL Y EQUIPO UTILIZADO 1.- Protoboard 1 C.I. 7400 1 C.I 7404 1 C.I. 7408 1 C.I 7432 1 C.I 7486 1 Fuente de voltaje de 5V de cc. 1. Multimetro digital TEORÍA BASICA. Teoremas Booleanos 1,2,3,4,5,6,7,8,9,10,11,12,13a,13b,14,15 y de DeMorgan La tabla 1 presenta una lista de las identidades mas básicas del algebra booleana. La notación se simplifica omitiendo el símbolo · para la operación AND siempre que esto no cause confusión. Las nueve primeras identidades muestran la relación de una variable X, su complemento X´ y las constantes binarias 0 y 1. Las cinco identidades siguientes, de la 10 a la 14, son similares al algebra ordinaria. Las tres ultimas, de la 15 a la 17, no se aplican en el algebra ordinaria pero son muy útiles en la manipulación de expresiones booleanas. Tabla 1
DESARROLLO. 1.- Obtener de los manuales ECG O TTL los diferentes diagramas de los Circuitos integrados a utilizar.
2.- Comprobar los teoremas booleanos 1 ,2, 3, 4, 5, 6, 7, 8 mediante compuertas y valores lógicos. 3.- Comprobar los teoremas 9 y 10, 11 y 12, 13a y 13b. mediante circuitos lógicos basados en compuerta (Diseñar los circuitos). 4.- Diseñe el circuito lógico de las funciones booleanas siguientes y compruebe prácticamente F = A + AB+AC + AB’ 5.- Diseñe el circuito lógico de las funciones booleanas siguientes y compruebe prácticamente F = [(C + D) + B] (A)
REPORTAR: El formato de la practica incluyendo todos los puntos que la componen, Reportar los teoremas booleanos y de DeMorgan, los circuitos lógicos diseñados tanto para la comprobación de los teoremas como para las funciones del los puntos 4 y 5.
OBSERVACIONES Y/O CONCLUCIONES.
INSTITUTO TECNOLOGICO DE DURANGO DEPARTAMENTO DE ELECTRICA Y ELECTRONICA SISTEMAS DIGITALES I PRACTICA # 4 NIVELES DE VOLTAJE EN LAS COMPUERTAS TTL OBJETIVO. MATERIAL Y EQUIPO UTILIZADO 1.- Protoboard 1 C.I. 7400 1 C.I 7404 1 C.I. 7408 1 C.I 7432 1 Fuente de voltaje de 5V de cc. 1. Multimetro digital TEORÍA BASICA. Niveles de Voltaje. Los voltajes correspondientes a los niveles lógicos del estandar TTL, son mostrados en la TABLA 1, Donde VoL es el máximo voltaje de salida garantizado en el estado bajo; VoH es el voltaje mínimo de salida garantizado en el estado alto; ViH es el voltaje mínimo de entrada necesario para el estado alto; ViL es el voltaje máximo necesario para el estado bajo. Existe un parámetro que determina la inmunidad al ruido de las compuertas TTL, este es el denominado Margen de Ruido. En el estado alto el Margen de ruido es designado por VoH – ViH y es para TTL estándar o normalizado igual a 0.4V. En el estado bajo esta Margen de ruido es designado por VoL - ViL y es par TTL igual a 0.4V. TABLA I Niveles de Voltaje. Familia TTL LTTL HTTL STTL ViL 0.8 0.7 0.8 0.8 VoL 0.4 0.4 0.4 0.5 ViH 2.0 2.0 2.0 2.0 VoH 2.4 2.4 2.4 2.7 IiL -1.6 -0.18 -2.0 -2.0 IoL 16.0 3.6 20.0 20.0 IiH 40 10 50 50 IoH -400 -200 -500 -1000
LSTTL 0.8 0.5 2.0 2.7 -0.36 8.0 20 -400
IiL - Corriente máxima de entrada a nivel bajo IiH - Corriente mínima de entrada a nivel Alto IoL - Corriente máxima de salida a nivel bajo IoH- Corriente mínima de salida a nivel Alto
DESARROLLO. 1.- Consulte el manual TTL y obtenga la tabla funcional de los Circuitos Integrados a utilizados y obtenga de los manuales ECG O TTL los diferentes diagramas de los Circuitos integrados a utilizar. 2.- Comprobar los niveles lógicos de la compuerta TTL normalizada en base a la tabla siguiente. Min max tipico ViL .--0.8 V --ViH .2V ----VoL .--0.4V 0.1V VoH .2.4V --3.6 Para cada uno de los experimentos siguientes implementar el circuito indicado Utilice la misma compuerta del circuito integrado TTL 7400. Circuito 1
Reporte los circuitos y resultados de las mediciones realizadas.
Circuito 2
Reporte los circuitos y resultados de las mediciones realizadas. Circuito 3
Reporte los circuitos y resultados de las mediciones realizadas Realice el reporte de acuerdo a la guía de practica.
Circuito 4 Para esta parte mida la corriente I out que no exeda los 120 mA por más de un minuto ya que e lo contrario la compuerta se dañara. Reporte los circuitos y resultados de las mediciones realizadas.
Circuito 5 y 6. Mida las corriente en cada una de las figuras según el caso y Reporte los circuitos y resultados de las mediciones realizadas.
Circuito 6
Reporte los circuitos y resultados de las mediciones realizadas. Observaciones y conclusiones
INSTITUTO TECNOLOGICO DE DURANGO DEPARTAMENTO DE ELECTRICA Y ELECTRONICA SISTEMAS DIGITALES 1 PRACTICA # 5 REPRESENTACIÓN DE FUNCIONES OBJETIVO.- El alumno deberá desarrollar sus habilidades sobre simplificación de funciones por mapas de Carnaugh e implementar circuitos lógicos representativos de las funciones. MATERIAL Y EQUIPO. 1 3 6 4 4 4 1 1
C.I. 7486 C.I. 7411 Y 2 C.I. 7408 ó C.I 7408 C.I 7404 Resistencias de 220 ó 330 LEDs (de color diferente, si es posible) multimetro. protoboard
TEORÍA.
Introducción a los miniterminos
Una función booleana se puede escribir en diversas formas cuando se expresa en forma algebraica. Sin embargo, hay pocas expresiones algebraicas que se consideran en forma estándar. Las formas estándar facilitan los procedimientos de simplificación de expresiones booleanas y con frecuencia producen circuitos de compuertas más deseables. Las formas estándar contienen términos que se conocen como términos de productos y términos de sumas. Un ejemplo de término de producto es XY´Z. Este es un producto lógico que consta de una operación AND entre varias variables. Un ejemplo de un termino de suma es X´ + Y + Z. Esta es una suma lógica que consta de una operación OR entre varias variables. Debe entenderse que los términos producto y suma no implican operaciones aritméticas cuando se maneja el algebra booleana. En su lugar, especifica operaciones lógicas equivalentes a las operaciones booleanas de AND y OR, respectivamente. Se ha probado que una tabla de verdad define una función booleana. Una expresión algebraica que representa la función se determina a partir de la tabla obteniendo la suma lógica de todos los términos de productos para los cuales la función asume el valor binario de 1. Un término de producto en el cual todas las variables figuran exactamente una vez complementadas o no complementadas recibe el nombre de minitérmino (o término mínimo). Su propiedad característica es que presenta exactamente una combinación de las variables binarias en una tabla de verdad.
Existen minitérminos distintos para n variables. Por ejemplo los cuatro minitérminos de las variables X y Y son, X´Y´, X´Y, XY´y XY. Cada minitérmino se obtiene a partir del término de producto de dos variables, donde cada una de ellas se complementa si el bit correspondiente del número binario es 0 y no se complemeta si es 1. La forma de suma de minitérminos es una expresión algebraica estándar que se obtiene directamente a partir de una tabla de verdad, por definición, cada término mínimo debe incluir todas las variables de la función complementada. Cuando se obtiene la suma de minitérminos de la tabla de verdad, el paso siguiente es intentar simplificar la expresión para ver si es posible reducir el número de términos de productos y el número de literales en los términos. El resultado es una expresión simplificada en suma de productos. La suma de productos es una expresión estándar alternativa que contiene términos de productos con una, dos o cualquier numero de literales.
DESARROLLO. 1.- Obtener de los manuales ECG O TTL los diferentes diagramas de los Circuitos integrados a utilizar. 2.- Desarrolle el diseño de un convertidor de código de binario a Gray e implemente el circuito lógico resultante y pruebe con todas las combinaciones posibles de entrada, tomar como referencia de diseño los códigos digitales respectivos. 3.- Desarrolle el diseño de un convertidor de código BCD a Exceso 3 e implemente el circuito lógico resultante y pruebe con todas las combinaciones posibles de entrada. tomar como referencia de diseño los códigos digitales respectivos. REPORTE: en base al formato de practica los diferentes procedimientos de diseño para ambos convertidores incluyendo tablas y circuitos lógicos. Observaciones y/o conclusiones.
INSTITUTO TECNOLOGICO DE DURANGO DEPARTAMENTO DE ELECTRICA Y ELECTRONICA SISTEMAS DIGITALES 1 PRACTICA # 6 CIRCUITOS ARITMETICOS BASICOS OBJETIVO.- El alumno diseñara un sumador total, un restador y un comparador de dos bits, probara el funcionamiento de los circuitos diseñados en base a compuertas TTL. MATERIAL UTILIZADO. 1 Multimtro digital. 1 fuente de 5 volts de dc. 1 C.I. 7486 1 C.I. 7408, 1 C.I. 7432 1 C.I 7404 1 Juego de cables de conexión. 1 protoboard. TEORIA BASICA.- Procedimiento de diseño del sumador total y del restador de 2 bits Sumador total. Un sumador completo es un circuito combinatorio que forma la suma aritmética de tres bits de entrada. Consta de tres entradas y dos salidas. Dos de las variables de entrada, denotadas por, A y B, representan los dos bit significativos que se sumaran. La tercera entrada Cin, representa el acarreo de la posición significativa inferior anterior. Se necesitan dos salidas puesto que la suma aritmética de tres bits cambia de valor de cero a tres, y el dos y el tres binario necesitan dos dígitos. De nuevo, las dos salidas están designadas por los símbolos S de suma y C de acarreo; la variable binaria S del valor del bit menos significativo de la suma, y la variable binaria Cout, el acarreo de salida. La tabla de verdad del sumador completo se muestra en la tabla 3.5. Los valores de las salidas se determinan a partir de la suma aritmética de los tres bits de entrada. Cuando todos los bits de entrada son 0 las salidas valen 0. La salida S es igual a 1 solo cuando una entrada es igual a 1 o cuando las tres entradas son iguales a 1. la salida Cout tiene un acarreo de 1 si dos o tres entradas son iguales a 1. Resta binaria. La técnica de la resta en binario es, nuevamente, igual que la misma operación en el sistema decimal. Pero conviene repasar la operación de restar en decimal para comprender la operación binaria, que es más sencilla. Las reglas para la resta o sustracción binaria de dos bits son similares a las de la suma. En un problema desustración, recordando a la anotación matemática, el número de arriba se denomina minuendo y el de abajo sustraendo, el resultado de la operación será la diferencia. En la diferencia, cada bit del sustraendo se resta de su correspondiente bit del minuendo para formar el bit de la diferencia. El préstamo ocurre cuando el bit del minuendo es menor al bit del sustraendo, de tal forma que se presta un 1 de la siguiente posición significativa. La resta se implementa mediante un sumador.
El método consiste en llevar al minuendo a una de las entradas y el sustraendo en complemento 2 a la otra entrada. Comparador de 2 bits. Un circuito comparador combinatorio compara dos entradas binarias (A y B de n bits) para indicar la relación de igualdad o desigualdad entre ellas por medio de tres banderas lógicas que corresponden a las relaciones A igual B, A mayor que B y A menor que B. Cada una de estas banderas se activara solo cuando la relación a la que corresponde sea verdadera, es decir, su salida será 1 y las otras dos producirán una salida igual a cero. Para este caso solo se requiere crear la tabla de verdad correspondiente y luego determinar las funciones booleanas que producen las salidas requeridas. DESARROLLO: 1.- Obtener de los manuales ECG O TTL los diferentes diagramas de los Circuitos integrados a utilizar. Cin 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
S 0 1 1 0 1 0 0 1
Co 0 0 0 1 0 1 1 1
2.- En base a la tabla de entradas y salidas diseñe un sumador total
2.- En base al circuitos sumador total diseñado, arme y pruebe la funcionalidad del Circuito sumador total.
3.- Siguiendo como base el procedimiento de simplificación y del diseño para el sumador total, diseñe un circuitos para realizar la resta de dos bits e implemente y pruebe la funcionalidad del circuito 4.- Diseñe un circuito que compare dos bits, pruebe este circuito mediante señales lógicas de entrada.
REPORTAR.- Circuitos y tablas utilizadas de acuerdo al procedimiento de la practica Y demás puntos den base a la guía de la practica.
Observaciones y conclusiones de la practica.
INSTITUTO TECNOLOGICO DE DURANGO DEPARTAMENTO DE ELECTRICA Y ELECTRONICO SISTEMAS DIGITALES 1 PRACTICA # 7 SUMADOR BINARIO Y SUMADOR/RESTADOR DE 4 BITS OBJETIVO.- El alumno implementara y analizara un circuito aritmético basado en un sumador/restador de 4 bits utilizando el circuito integrado 7483 sumador de 2 números binarios de 4 bits. MATERIAL Y EQUIPO. 1.- C. I. 7483 1.- C. I. 7486 5 LEDs y 5 Resistencia de 100 ohms 1 Multimetro digital 1 fuente de alimentación de 5 Volts 1 protoboard 1 Juego de Cables de conexión TEORIA BASICA. La Adición. Las computadoras y calculadoras realizan la operación de adición con dos números binarios a la vez, donde cada número binario puede tener varias cifras decimales. El cosumando se almacena en un registro A (acumulador), el acumulador contiene almacenando los valores 0101 por ejemplo. En forma análoga, el sumando, número que se sumará al cosumando, se almacena en el registro B (en este caso, con el valor 0111). El proceso de adición se inicia sumando los bits menos significativos (LSB) del cosumando y del sumando. Así, 1 + 1 = 10, lo cual significa que la suma para esa posición es 0 con un corrimiento (acarreo) de 1. Este corrimiento tiene que sumarse a la siguiente posición junto con el cosumando y el sumando en esa posición. De este modo, en la segunda posición, 1 + 0 + 1 = 10, que es una vez más una suma de 0 y un corrimiento de 1. Este corrimiento se suma a la siguiente posición junto con los bits del cosumando y del sumando en esa posición y así sucesivamente para las restantes posiciones.
DESARROLLO. 1.- consultar los manuales TTL para obtener y reportar los diagramas de terminales de los circuitos integrados utilizados. 2.- Conectar el circuito integrado 7483 y realizar una operación de suma binara de 2 números de 4 bits detectando el resultado visualmente mediante los LED conectados a sus salidas, sumar los siguientes datos binarios en las entrada A y B; S = A+B; 4+5, 7+6, 8+9.
Figura 1.- Sumador binario de 2 números 4 bits 3.- Conectar el circuito integrado 7483 y realizar una operación de suma binara de 2 números de 4 bits detectando el resultado visualmente mediante los LED conectados a sus salidas , sumar los siguientes datos binarios en las entrada A y B; S = A+B+Cin; 4+5+1, 7+6+1, 4 .- Armar el circuito sumador/restador para realizar operaciones de suma y resta, una vez complementada una de las entradas binarias, realizar las operaciones de suma binaria de 4+7, y 4 + 7 con la Terminal de control en cero 0, operaciones de resta mediante los datos binarios de 8-5, 12-7, 14-8, es decir S = A + (B’+1).
Figura 2.- Circuito sumador/ restados de 4 bits. REPORTAR: Los diagramas de los circuitos utilizados, los 2 circuitos realizados en la practica, Las operaciones realizadas y en general el formato de la guía de la practica. Observaciones y conclusiones.
INSTITUTO TECNOLOGICO DE DURANGO DEPARTAMENTO DE ELECTRICA Y ELECTRONICA SISTEMAS DIGITALES 1 PRACTICA # 8 SUMADOR BCD DE 4 BITS OBJETIVO.- Diseñar un sumador en BCD (Decimal Codificado en Binario) de cuatro bits y carry de entrada, cuyos resultados de las operaciones se muestran en un display y un LED para indicar el carry de salida. MATERIAL Y EQUIPO. 2.- C. I. 7483, 1.- C. I. 7432, 1.- C. I. 7408, 1 DISPLAY Ánodo común 2 Resistencias de 100 ohms 1 Protoboard y 1 Multimetro Digital 1 Juego de cables para conexión 1 fuente de 5 Volts de c.c.
1.- C. I. 7447
TEORIA BASICA.- Proceso de adición BCD 1. Sumar los grupos de código BCD para cada posición de dígito decimal; utilizar la adición binaria ordinaria. 2. Para aquellas posiciones donde la suma es 9 o menor, la suma se encuentra en forma BCD adecuada y no se necesita hacer corrección. 3. Cuando la suma de dos cifras es mayor que 9, debe agregársele una corrección
de 0110 para producir el resultado BCD indicado. Esto producirá un acarreo que se sumará a la siguiente posición decimal. Un circuito sumador BCD debe poder operar de acuerdo con los pasos citados antes. En otras palabras, el circuito debe poder realizar lo siguiente: 1. Sumar dos grupos de código BCD de 4 bits, utilizando la adición binaria directa. 2. Determinar si la suma de esta adición es mayor que 1001 (9 decimal); si lo es, sumar 0110 (6) a esta suma y generar un corrimiento a la siguiente posición decimal. El primer requisito se cumple fácilmente utilizando un sumador paralelo binario de 4 bits como el IC 7483. Por ejemplo, si los dos grupos de código BCD representados por A3 A2 A1 A0 y B3 B2 B1 B0, respectivamente, se aplican a un sumador paralelo de 4 bits, el sumador realizará la siguiente operación: A3 A2 A1 A0 + B3 B2 B1 B0 _____________ S4 S3 S2 S1 S0
- - - - - grupo de código BCD - - - - - grupo de código BCD - - - - - suma binaria directa
S4 es en realidad C4, el corrimiento que sale del MSB. Las salidas de la suma S4 S3 S2 S1 S0 pueden variar de 00000 a 10010 (cuando ambos grupos de código BCD sean 1001 = 9). Los circuitos para un sumador BCD deben incluir la lógica que se necesita para detectar siempre que las salidas S4 S3 S2 S1 S0 sean mayores que 01001, de manera que se pueda agregar la corrección. DESARROLLO. 1.- Consultar el Manual TTL para obtener el diagrama de terminales de los circuitos integrados utilizados y reportarlos. 2.- Arme el circuito sumador BCD de 4 bits y conecte en las terminales de salida el decodificador BCD a 7 segmentos del C. I. 7447 Y el Display Ánodo común y el LED En la Terminal de carry de salida y pruebe en base a las operaciones de sumas con números en BCD ejemplos; 3+5, 2+6, 4+6, 7+5, 4+8, 8+7, 9+9 CIRCUITO DEL SUMADOR BCD.
S4S3 S2 S1 Figura 1. sumador BCD de 4 bits Reporte. Diagramas de terminales las operaciones en BCD realizadas y el circuito del Sumador BCD. En base al formato de la guía de practica. Observaciones y/o conclusiones.
INSTITUTO TECNOLOGICO DE DURANGO. DEPARTAMENTO DE ELECTRICA Y ELECTRONICA SISTEMAD DGITALES 1 PRACTICA # 9 SUMADOR BCD 8 BITS OBJETIVO. El alumno realizara diferentes operaciones en BCD utilizando datos a 8 bits y comprobara los conocimientos teóricos, utilizando el C. I. 7483 (Sumador binario de 4 bits), para diseñar, armar el circuito y probar su funcionamiento. MATERIAL Y EQUIPO. 4 C. I. 7483 1 C. I. 7408 y 1 C. I 7432 1 Multimetro. y 1 Protoboard.
1 9 1
juego de puntas. LEDs y 9 resistencias de 120 ohms. Fuente de 5 Volts de C. C.
TEORIA BASICA.
Procedimiento para sumas BCD de 4 bits.
Un circuito sumador BCD debe poder operar de acuerdo con los pasos siguientes: 1. Sumar dos grupos de código BCD de 4 bits, utilizando la adición binaria directa. 2. Determinar si la suma de esta adición es mayor que 1001 (9 decimal); si lo es, sumar 0110 (6) a esta suma y generar un corrimiento a la siguiente posición decimal. El primer requisito se cumple fácilmente utilizando un sumador paralelo binario de 4 bits como el IC 7483. Por ejemplo, si los dos grupos de código BCD representados por A3 A2 A1 A0 y B3 B2 B1 B0, respectivamente, se aplican a un sumador paralelo de 4 bits, el sumador realizará la siguiente operación: A3 A2 A1 A0 + B3 B2 B1 B0 _____________ S4 S3 S2 S1 S0
- - - - - grupo de código BCD - - - - - grupo de código BCD - - - - - suma binaria directa
S4 es en realidad C4, el corrimiento que sale del MSB. Las salidas de la suma S4 S3 S2 S1 S0 pueden variar de 00000 a 10010 (cuando ambos grupos de código BCD sean 1001 = 9). Los circuitos para un sumador BCD deben incluir la lógica que se necesita para detectar siempre que las salidas S4 S3 S2 S1 S0 sean mayores que 01001, de manera que se pueda agregar la corrección. Estos casos donde la suma es mayor que 01001 se en listan a continuación: Definamos a X como una salida lógica que pasará a ALTO (HIGH) sólo cuando la suma sea mayor que 01001 (es decir, en los casos que se enlistaron antes). Si examinamos estos casos, se puede razonar que X será ALTA en cualquiera de las condiciones siguientes:
Tabla 1
1. Siempre que S4 = 1 (sumas mayores que 15). 2. Siempre que S3 = 1 Y S2 o bien S1, o ambos, sean 1 (sumas 10-15). Esto se puede expresar como X = S4 + S3(S2 + S1) Siempre que X = 1, se necesita sumar la corrección 0110 a los bits de la suma y generar un corrimiento. X es el corrimiento que se produce cuando la suma es mayor que 01001. Desde luego, cuando X = 0, no hay corrimiento y tampoco adición de 0110.
DESARROLLO. 1.- Consultar el Manual TTL para obtener el diagrama de terminales de los circuitos integrados utilizados y reportarlos. 2.- Utilicé 4 sumadores binarios de cuatro bits, para implementar un circuito sumador BCD y visualice el resultado (suma) en 9 LED que deberá conectar a la salida (en las terminales de suma) incluyendo la Terminal de carry final de la segunda etapa BCD. 3.- Realice las siguientes operaciones con datos en código BCD a 8 bits, a partir de las siguientes operaciones decimales 23 + 54, 34 + 65, 47 + 38, 49 + 48, 53 + 72, 84 + 95, 88 + 97, 99 + 99. Reporte las operaciones en código BCD
CIRCUITO SUMADOR BCD DE 8 BITS.
Figura 1.- Sumador BCD de 2 números de 8 bits
RESULTADOS .
Además del formato reportar los circuitos implementados y los números en código BCD con que realizaron la practica. Observaciones y conclusiones.
INSTITUTO TECNOLOGICO DE DURANGO
DEPARTAMENTO DE ELECTRICA Y ELECTRON SISTEMAS DIGITALES 1 PRACTICA # 10 COMPARADOR DE MAGNITUD DE 2 NUMERO DE 4 BITS. OBJETIVO.- Implementar circuitos en base a compuertas lógicas para comparar la magnitud relativa de números binarios mediante el algoritmo de comparación. MATERIAL Y EQUIPO 2 1 1 3 1 1
C.I. 7432, 3 C.I 7408, 3 C.I 7486 PROTOBOARD LEDs y 3 resistencias de 100 ohms. multimetro Juego de cables para conexión.
C.I 7404
TEORÍA.- Introducción; Comparación dos números de 4 bits Otro miembro útil de la categoría MSI en C. I. es el comparador de magnitud. Este es un circuito combinacional que compara dos cantidades binarias de entrada y genera salidas que indican qué palabra tiene la mayor magnitud. Entradas de datos: Se compara dos números binarios sin signo de cuatro bits cada uno. El primero de ellos es A3 A2 A1 A0 y recibe el nombre de palabra A; el otro es B3 B2 B1 B0 y se denomina palabra B. El término "palabra" se emplea en el campo de las computadoras digitales para designar un grupo de bits que representa cierto tipo específico de información. En este caso, las palabras A y B representan cantidades numéricas. Salidas: Se tienen tres salidas que son activas en el nivel ALTO. La salida A>B tiene el nivel ALTO, cuando la magnitud de la palabra A es mayor que la de la palabra B. La salida A A) ó (B < A) se inspecciona las variables relativas de cada par de bits, a partir de la posición significativa más alta. Si el par de bits son iguales en la posición i se compara el siguiente par de bits de menor orden i-1, continuando la comparación hasta que se encuentre un par de bits diferentes Mediante las siguientes ecuaciones: ( A < B ) = A3’B3 + X3 A2’B2 + X3 X2A1’B1 + X3X2X1A0’B0
( A > B) = A3B3’ + X3A2B2’ + X3X2A1B1’ + X3X2 X1 A0 B0’ DESARROLLO. 1.- Consultar el Manual TTL para obtener el diagrama de terminales de los circuitos integrados utilizados y reportarlos. 2.- En base a la ecuaciones resultantes y en base al algoritmo de comparación de 2 números de 3 bits implementar el circuito y comprobarlo practica-mente. (A = B) = X3X2X1X0. ( A < B ) = A3’B3 + X3 A2’B2 + X3 X2A1’B1 + X3X2X1A0’B0. ( A > B) = A3B3’ + X3A2B2’ + X3X2A1B1’ + X3X2 X1 A0 B0’
REPORTAR el procedimiento de la guía de practicas y el circuito implementado. OBSERVACIONES Y CONCLUCIONES.
INSTITUTO TECNOLOGICO DE DURANGO DEPARTAMENTO DE ELECTRICA Y ELECTRONICA SISTEMAS DIGITALES 1 PRACTICA # 11 DECODIFICADOR DE 3 A 8, DISEÑADO EN BASE A COMPUERTAS LOGICAS. OBJETIVO.- El alumno diseñara en base a sus conocimientos teóricos y habilidad adquirida en practicas anteriores un decodificador de 3 entradas y 8 salidas, armar el circuito con compuertas básicas TTL. EQUIPO Y MATERIAL UTILIZADO 4 1 2 1 8 1 1
C.I 7420 C.I 7408 C.I 7404 PROTOBOARD LEDs y 8 resistencias de 100 ohms. Multimetro Juego de cables de conexión
TEORIA BASICA.-Introducción a los Decodificadores Las cantidades discretas de información se presentan en computadoras digitales con códigos binarios. Un decodificador es un circuito combinatorio que convierte información binaria de las n entradas codificadas a un máximo de 2n salidas únicas. Si la información codificada de n bits tiene combinaciones no usadas de bits, el codificador puede tener menos de 2n salidas. Los decodificadores que se presentan en esta sección reciben el nombre de decodificadores de n en m líneas, donde m