• Author / Uploaded
• EDUARDO FELIPE RAMIREZ INFANTES

Citation preview

Laboratorio 1: Hojas de datos de Fabricantes, Algebra de Boole Informe Final

Eduardo Ramirez Infantes, Pedro Huallpa Mamani. Facultad de Ingeniería Eléctrica y Electrónica, Escuela de Ingeniería Electrónica Universidad Nacional de Ingeniería Lima, Perú [email protected], [email protected]

Abstract - Este informe final tiene el propósito de dar a conocer algunos aspectos eléctricos de los circuitos digitales. Primero se da a conocer su diseño y sus curvas de transferencia de los circuitos integrados 74LS04 (Inversor TTL). y 74HC14 (Inversor CMOS, con entrada Schmitt). Luego diseñamos y verificamos la lógica de funcionamiento de familia TTL representativa, Conocida Schottky de baja potencia (LS o LS-TTL). Además, diseñamos y analizamos el comportamiento de dos familias lógicas (CMOS y TTL) ante entradas que no se utilizan o flotantes y sus respectivas soluciones en cada caso para evitar que se vea alterado sus lógicas de funcionamiento. Por último, analizamos el diseño y su lógica de funcionamiento del circuito que nos dan a mostrar. I.

INTRODUCCIÓN

Mediante el presente laboratorio se espera reforzar los conocimientos teóricos que posee el alumno en el tema de las compuertas lógicas de dos familias lógicas, CMOS y TTL.Dando a conocer la lógica de funcionamiento y el diseño de las compuertas de estas dos familias lógicas y las curvas de transferencia de los circuitos integrados 74LS04 (Inversor TTL). y 74HC14 (Inversor CMOS, con entrada Schmitt). además de que pueda reconocer la terminología que se llegan a presentar en el manual de circuitos integrados. Esté informe se realizando usando el programa Micro-Cap. 12 que nos brindara los dispositivos para diseñar nuestros circuitos integrados y poder observar las salidas de las compuertas lógicas ante diferentes señales de entradas y perturbaciones. II. PLNTEAMIENTO DE LOS PROBLEMAS 5.

Obtener la curva de transferencia de un inversor TTL, modelo 74LS04. a. Con ayuda de la hoja de datos. b. Usando el análisis DC en el simulador.

6.

Obtener la curva de transferencia de un inversor CMOS con entrada Schmitt, modelo 74HC14. a. Con ayuda de la hoja de datos. b. Usando el análisis DC en el simulador.

7.

Usando el Simulador Micro-Cap. 12, diseñar los circuitos integrados que están en el recuadro de abajo. Luego verificar su lógica de funcionamiento utilizando el manual CI TTL CODIGO DESCRIPCION 74LS00 NAND DE DOS ENTRADAS 74LS02 74LS04 74LS08 74LS32 74LS86

NOR DE DOS ENTRADAS NOT AND DE DOS ENTRADAS OR DE DOS ENTRADAS OR-EXCLUSIVO

8. Usando el Simulador Micro-Cap. 12, diseñar los circuitos integrados que presenta en el recuadro de abajo. a. Determine como se ve afectado la lógica funcionamiento de cada compuerta cuando una entrada no se va utilizar. b. Proponga y sustente hacia donde se debe conectar las entradas sin utilizar para evitar que se vea afectado la lógica de funcionamiento de las compuertas. Caso 1: compuerta NAND de dos entradas de la familia TTL Caso 2: compuerta NAND de dos entradas de la familia CMOS Caso 3: compuerta NOR de 3 entradas de la familia TTL Caso 4: compuerta NOR de 3 entradas de la familia CMOS 9

Analizar el siguiente circuito tanto teóricamente como con ayuda del simulador y determinar: a. La tabla de verdad. b. Modo de operación para la transmisión bidireccional entre A1 y B1.

a) Curva obtenida del datasheet b) Curva obtenida por simulación. Fig. 1 Curvas de transferencia 74LS04.

Fig. 2 Diagrama Lógico 74LS04[

III

CITATION Com20 \l 3082 ].

DESCRIPCION GENERAL DE LA SOLUCIÓN

5. INVERSOR TTL 74LS04 a. Con ayuda de la hoja de datos Se observa en la Fig. 1-a la curva de transferencia provista por el fabricante para el inversor. De las tres curvas mostradas se considerará solamente la que está a una temperatura T =25 ºC . b. Usando el simulador Primero se obtiene el diagrama lógico del dispositivo usando el datasheet[ CITATION Com20 \l 3082 ]. Una vez dibujado el circuito se procede a realizar el análisis en DC. La curva de transferencia obtenida mediante la simulación se observa en la Fig. 1-b. Se observa en la Fig. 1 que la curva obtenida mediante simulación difiere un poco de la curva del datasheet en los valores iniciales de voltaje.

6. INVERCOR CMOS 74HC14 a. Con ayuda de la hoja de datos Con ayuda del datasheet del modelo CMOS[ CITATION all20 \l 3082 ] se obtiene la curva de transferencia teórica dada por el fabricante. a) Curva en el datahseet.

b) Curva obtenida por simulación. Fig.

3 Curvas de transferencia 74HC14.

Fig. 4 Diagrama Lógico del inversor 74HC14[

CITATION Fut20 \l 3082 ].

Se observa en la Fig. 3-a la curva de transferencia teórica dada por el fabricante para el modelo 74HC14. b. Usando el simulador Se obtiene el diagrama lógico del dispositivo a partir del datasheet del mismo[ CITATION Fut20 \l 3082 ]. En la Fig. 4 se observa el diagrama lógico para el inversor. Una vez obtenido el diagrama lógico se procede a dibujar el circuito y realizar el análisis DC. La curva obtenida al realizar el análisis se observa en la Fig. 3-b. Se observa en la Fig. 3 que la curva obtenida por simulación se asemeja bastante a la curva del datasheet. 7.

Figura 3.72(Diseño-Digital-John-Wakerly-3ra-Ed-página -155) [4] .

Nuestras compuertas que vamos a diseñar, pertenecen a la familia TTL representativa, Conocida Schottky de baja potencia (LS o LS-TTL). Estas compuertas están formadas de diodos Schottky y de transistores Schottky. Los transistores Schottky tienen la característica de que no se saturan debido al diodo Schottky que hay entre base y emisor. Los diodos Schottky tienen la característica de que cuando están polarizados directamente la caída de voltaje a través de ellos es 0.25V (Ver Figura 3-72). [4] Conociendo esto diseñamos nuestros transistores BJT genéricos con los siguientes parámetro: VCE=0.35V,VBE=0.6V,VBC=0.25V.y el manual que usaremos en las siguientes explicaciones se obtiene de [2]. Tabla de verdad 1 de la Compuerta NAND In1 H H L L

In2 H L H L

out L H H H

-Compuerta NAND LS: Lo diseñamos con un VCC =4.75 V(De acuerdo a nuestro manual este valor seria el voltaje de alimentación mínimo).Las señales de entrada van a ser una onda cuadrada y pulso con una amplitud de 2V(De acuerdo a nuestro manual este valor seria el mínimo voltaje de entrada en el estado High)Viendo nuestro Diagrama de Tiempo(Ver Figura 5 en Resultados Experimentales) obtenemos un V OL= 0.4V que es igual que el V OLmax=0.4V que nos da nuestro manual ,y un IOL =0.2mA(Este valor se podrá obtener del archivo de la simulación, este archivo está en la parte ) que es menor que el IOLmax=4mA que nos da nuestro manual. Se verifica que nuestro circuito diseñado tiene un funcionamiento lógico adecuado. Además, se observa que el voltaje de salida coincide con lo esperado por una compuerta NAND (Observar tabla 1) INPUT OUTPUT L H H L Tabla de verdad 2 de la Compuerta NOT -Compuerta NOT LS: Lo diseñamos con un V CC =4.75 V (De acuerdo a nuestro manual este valor sería el voltaje de alimentación mínimo). La señal de entrada va a ser un pulso con una amplitud de 0.8V(De acuerdo a nuestro manual este valor sería el máximo voltaje de entrada en el estado Low) Viendo nuestro Diagrama de Tiempo (Figura 6 en Resultados Experimentales) obtenemos un VOH=3.131 V que sería un valor entre V OH min=2.7 y VOH typic=3.4 que nos da nuestro manual. Se verifica que nuestro circuito diseñado tiene un funcionamiento lógico adecuado. Además, se observa que el voltaje de salida coincide con lo esperado por una compuerta NOT (Observar tabla 2) Tabla de verdad 3 de la Compuerta AND In1 L H H L

In2 L H L H

out L H L L

-Compuerta AND LS: Lo diseñamos con un V CC =4.75 V (De acuerdo a nuestro manual este valor sería el voltaje de alimentación mínimo). Las señales de entradas van a ser pulsos con una amplitud de 2V(De acuerdo a nuestro manual este valor seria el mínimo voltaje de entrada en el estado High) Viendo nuestro Diagrama de Tiempo(Figura 7 en Resultados Experimentales)obtenemos un VOH=0.384 V que es menor que el V OLmax=0.4V que nos da nuestro manual ,y un I OL =0.02mA(Este valor se podrá obtener del archivo de la simulación, este archivo está en la parte ) que es menor que el IOLmax=4mA que nos da nuestro manual .Se verifica que nuestro circuito diseñado tiene un funcionamiento lógico adecuado. Además, se observa que el voltaje de salida coincide con lo esperado por una compuerta AND (Observar tabla 3) Tabla de verdad 4 de la Compuerta OR In1 L H L H

In2 L L H H

out L H H H

-Compuerta OR LS: Lo diseñamos con un V CC =4.75 V (De acuerdo a nuestro manual este valor sería el voltaje de alimentación mínimo). Las señales de entradas van a ser ondas cuadrada y pulso con una amplitud de 2V(De acuerdo a nuestro manual este valor seria el mínimo voltaje de entrada en el estado High) Viendo nuestro Diagrama de Tiempo(Figura 8 en Resultados Experimentales)obtenemos un VOH=0.416 V que es menor que el V OLmax=0.5V que nos da nuestro manual ,y un IOL =0.02mA(Este valor se podrá obtener del archivo de la simulación, este archivo está en la parte ) que es menor que el IOLmax=8mA que nos da nuestro manual .Se verifica que nuestro circuito diseñado tiene un funcionamiento lógico adecuado. Además, se observa que el voltaje de salida coincide con lo esperado por una compuerta OR (Observar tabla 4).

Tabla de verdad 5 de la Compuerta NOR AIN H H L L

BIN L H L H

SALIDA L L H L

- Compuerta NOR LS: Lo diseñamos con señales de entradas con forma de ondas cuadrada y pulso con una amplitud de 2V y luego, en Micro-Cap. vamos a Digital Library y buscamos la compuerta 74LS02. Añadimos una salida(out) y Se verifica que nuestro circuito diseñado tiene un funcionamiento lógico adecuado al observar que el voltaje de salida coincide con lo esperado por una compuerta NOR (Observar tabla 5 y Figura 9 en Resultados Experimentales). Tabla de verdad 6 de la Compuerta OR-EXCLUSIVO AIN H H L L

BIN L H L H

OUT H L L H

-Compuerta OR-EXCLUSIVO LS: Lo diseñamos con señales de entradas con forma de ondas cuadrada y pulso con una amplitud de 2V y luego vamos a Digital Library y buscamos la compuerta 74LS86. Se verifica que nuestro circuito diseñado tiene un funcionamiento lógico adecuado al observar que el voltaje de salida coincide con lo esperado por una compuerta OR-EXCLUSIVO (Observar tabla 6 y Figura 10 en Resultados Experimentales). 8. Caso 1: compuerta NAND de dos entradas de la familia TTL a.

La entrada que no se utilizan o que están flotando en TTL va aparentar tener un valor lógico 0, pero esta se ve afectada por una cantidad de ruido. y es por esto que van a cambiar de estado constantemente. Esto está de acuerdo a nuestro Diagrama de Tiempo (Ver Figura 11 en la sección Resultados Experimentales) donde se nota que nuestra entrada que no se utiliza va tomar dos estados constantemente.

b. b.1 Se puede unir las entradas,se va obtener una compuerta que va tener el mismo comportamiento logico que una compuerta de una entrada NOT (Ver Figura 12 en la sección Resultados Experimentales), pero se incrementa la carga capacitativa sobre la señal de control y la velocidad se va disminuir. [ 4] b.2 Una entrada NAND sin utilizar deberia conectarse a un valor logico constante,en este caso a 1 logico(5 voltios).Pero hay que tener en cuenta que el valor de resistencia de un resistor de arranque o de disminución es más acotado con las compuertas TTL que con las compuertas CMOS, porque las entradas TTL extraen más corriente, Si la resistencia es demasiado grande, El voltaje a través del resistor puede provocar un voltaje de entrada de compuerta más allá del intervalo normal BAJO o ALTO. [ 4] En nuestro caso, que es una compuerta NAND-LS de dos entradas. La I OHmax =20u A (de acuerdo al manual) suministrada a la entrada y el VIH=2.7 V (de acuerdo al manual). Usando la ley ohm obtenemos los valores que puede tomar nuestra resistencia de arranque(20u*R