UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS Facultad de ingeniería electrónica, eléctrica y telecomunicaciones INFORME 6 LA
Views 135 Downloads 4 File size 205KB
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS Facultad de ingeniería electrónica, eléctrica y telecomunicaciones INFORME 6 LABORATORIO CIRCUITOS DIGITALES.
ALUMNO: Luna Venturo Noe
CURSO: CIRCUITOS DIGITALES
DOCENTE: Alfredo Granados Ly
Lima – Perú 2020
UNMSM – FIEE 1.
Circuitos Digitales
Un circuito tiene como entrada dos números binarios de 2 bits cada uno, x1x0 e y1y0 y como salida un número binario de 4 bits z3z2z1z0. La salida es igual al producto aritmético de los dos números de entrada. x1 x0
z3 z2 z1 z0
Circuito Multiplicador
y1 y0 a) Completar la tabla de verdad de este sistema. x 0 1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4 1 5
Entradas x y
1
0
0 0 0 0 0 0 0 0 1 1 1
y
Salidas z2 z1
z3
z0
1
0
0 0 0 0 1 1 1 1 0 0 0
0 0 1 1 0 0 1 1 0 0 1
0 1 0 1 0 1 0 1 0 1 0
0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 1
0 0 0 0 0 0 1 1 0 1 0
0 0 0 0 0 1 0 1 0 0 0
1
0
1
1
0
1
1
0
1
1
0
0
0
0
0
0
1
1
0
1
0
0
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
0
0
1
b) Escriba las funciones canónicas en suma de productos (minitérminos) de cada salida. z3
= X1X0Y1Y0
z2
= X1X0‘y1 + x1y1y0‘
z1
= X1‘X0Y1+X1X0‘Y0+X1Y1‘Y0+X0Y1Y0‘
z0
= X0Y0
Ing. Alfredo Granados Ly
Laboratorio No6
UNMSM – FIEE
Circuitos Digitales
c) Ahora simplifique cada función utilizando el mapa de Karnaugh. z3
Y0Y1 00
z2 01
11
Y0Y1 00
10
01
11
10
X0X1
00
00
01
01
1
11
1
11
10
10
z3 = X1X0Y1Y0
1
1
11
10
z2 =
z1
z0
00
01
11
10
00
00
00
01
01
11
11
10
10
z1 =
01
z0 =
d) Simule e implemente su diseño en el MAX+PLUS II con el menor número de compuertas posibles. Dibuje aquí el circuito final. Ing. Alfredo Granados Ly
Laboratorio No6
UNMSM – FIEE
Ing. Alfredo Granados Ly
Circuitos Digitales
Laboratorio No6
e) Implemente el multiplicador en VHDL, utilizando como dispositivo de síntesis el CPLD (EPM7032LC44-6). a. Indique el número de macroceldas utilizadas b. Indique las ecuaciones resultantes del proceso de síntesis. c. Cuál de los dos circuitos implementados tiene mayor cantidad de retardo asociado.
2.
Un circuito llamado detector de magnitud relativa, tiene como entrada dos números binarios de 3 bits cada uno, x2x1x0 e y2y1y0 y tres salidas M, N y P que pasan a estado 1 cuando se cumpla la condición indicada en la figura. x2 M (x = y)
x1 x0 y2 y1 y0
Detector de magnitud relativa
N (x > y) P (x < y)
a) Para diseñar este circuito comparador, ¿por qué no sería recomendable utilizar la simplificación por Karnaugh?
b) Escriba la condición que deben cumplir los bits de entrada, para que M = 1.
c) Escriba la condición que deben cumplir los bits de entrada, para que N = 1.
d) Escriba la condición que deben cumplir M y N, para que P = 1.
e) Escriba las ecuaciones para M, N y P. M= N= P=
f) Simule e implemente su diseño en el MAX+PLUS II con el menor número de compuertas posibles. Dibuje aquí el circuito final.
g) Implemente el multiplicador en VHDL, utilizando como dispositivo de síntesis el CPLD (EPM7032LC44-6). o Indique el número de macroceldas utilizadas o Indique las ecuaciones resultantes del proceso de síntesis. o Cuál de los dos circuitos implementados tiene mayor cantidad de retardo asociado. 3.
Se quiere diseñar un sistema para la apertura y cierre automático de una puerta de garaje. La puerta es sólo de entrada y abre subiendo hacia arriba. Dispone de cuatro sensores, llamados X, Z, B y S, que detectan lo siguiente: El sensor de peso X entrega un 1 cuando un vehículo se sitúa sobre él delante de la puerta. El sensor de peso Z, entrega un 1 cuando un vehículo está pasada la puerta. El sensor B es un final de carrera que se presiona ( entregando un 1) cuando la puerta está totalmente bajada (= cerrada). El sensor S es otro final de carrera que se presiona ( entregando un 1) cuando la puerta está totalmente subida (=abierta). Las condiciones de funcionamiento serán las siguientes:
La puerta se abre o cierra por la acción de un motor que funciona en dos sentidos. Cuando se activa el relé “A”, la puerta abre (=sube) y cuando se activa el relé “C” la puerta cierra (=baja).
Cuando la puerta esté cerrada o bajando, se encenderá una luz roja “R” y cuando la puerta esté totalmente abierta se encenderá una luz verde “V”.
Cuando llegue un vehículo a X la puerta empieza a subir hasta abrirse completamente.
Cuando la puerta se ha abierto el vehículo avanza y al pasar por Z la puerta empieza a bajar hasta cerrarse. No hace falta que el vehículo permanezca en Z hasta que la puerta se cierre, basta que pase por el sensor un breve tiempo.
Considerar que el tiempo que tarda el vehículo en pasar por el sensor Z es suficientemente largo como para que cuando haya pasado le ha dado tiempo a la puerta a bajar los suficiente para que se haya dejado de pisar el final de carrera S y se tenga ya S = 0.
Se pide: a) La tabla de verdad del sistema. b) Hallar la función lógica simplificada de cada salida del sistema (“A”, “C”, “V” y “R”) c) Implementar y simular el circuito en el Max+Plus II utilizando las funciones encontradas en el punto anterior. d) Diseñar el circuito en VHDL y simularlo en el Max+Plus II.