• Author / Uploaded
• BadBunny

• Categories
• Puerta lógica
• Lógica
• Ingeniería Informática
• Redes sociales y digitales
• Tecnología digital

Citation preview

Circuitos digitales Una introducción

Arq. de Computadoras 2014. Dr. L. Canali

1

Sea un conjunto A de variables binarias

A{a1, a2,…, an} Estas variables, como se ha visto, tienen solamente dos estados, que pueden ser: apagado/encendido; verdadero/falso; 0/1; etc. Las variables se combinan formando funciones. Estas funciones se procesan de acuerdo a las reglas del Álgebra de Boole.

Arq. de Computadoras 2014. Dr. L. Canali

2

En álgebra de Boole las operaciones posibles son tres: AND; OR; y NOT. Se lee “A o B” y NO A mas B

Operación OR. Compuertas y Tablas de Verdad.

Arq. de Computadoras 2014. Dr. L. Canali

3

Ejemplo: 220 V ca

A

La lámpara se enciende cuando las llaves A o B se conectan.

B

La operación OR da UNO sii alguna de sus entradas es UNO

Lámpara Neutro

Arq. de Computadoras 2014. Dr. L. Canali

4

Ejemplo: la alarma suena cuando el valor de la temperatura o el de la presión son altos.

Arq. de Computadoras 2014. Dr. L. Canali

5

Ejemplo: en un sistema de variables que cambian en el tiempo como las de la figura, la salida es también función del tiempo.

Arq. de Computadoras 2014. Dr. L. Canali

6

Operación AND

Compuertas y tablas de verdad de la operación AND. x = A.B se lee “x = A and B” y NO “A por B”. Es válido poner x = AB. La salida de una compuerta AND es UNO sii todas las entradas son iguales a UNO

Arq. de Computadoras 2014. Dr. L. Canali

7

Ejemplo:

A

B

Lámpara

Neutro

220 V ca

La lámpara se enciende si A and B están cerradas

Arq. de Computadoras 2014. Dr. L. Canali

8

Ejemplo:

Comportamiento en el tiempo de variables en una puerta AND Arq. de Computadoras 2014. Dr. L. Canali

9

Nuevo ejemplo:

Observemos que la salida “copia” la entrada A si la variable B está en UNO. Se dice entonces que B es la “habilitación” (enable, en inglés) de la variable A. Esta función es de capital importancia.

Este comportamiento depende de las velocidades de propagación de los circuitos lógicos usados y de la escala de tiempos. Arq. de Computadoras 2014. Dr. L. Canali

10

Si se ve detenidamente las tablas de verdad, se observa que una compuerta AND para lógica positiva (UNOS) es una OR para lógica negativa (CEROS) y viceversa.

Arq. de Computadoras 2014. Dr. L. Canali

11

¿Verdadero o falso? La salida de una compuerta AND difiere siempre de una OR para cualquier combinación de entradas

Arq. de Computadoras 2014. Dr. L. Canali

12

Operación NOT.

Este símbolo implica negación.

Compuerta y tabla de verdad de la operación NOT. Esta es solamente unaria. No está definida la operación NOT sino para una sola variable.

Arq. de Computadoras 2014. Dr. L. Canali

13

¿Cual es la salida en el caso (a)? ¿Y en el (b)? ¿Porqué?

Arq. de Computadoras 2014. Dr. L. Canali

14

Sumario de las operaciones vistas.

Arq. de Computadoras 2014. Dr. L. Canali

15

Expresión algebraica de los circuitos lógicos. Todo circuito se puede describir algebraicamente.

Puede ponerse: x = C+ A.B

Arq. de Computadoras 2014. Dr. L. Canali

16

Observar que A se conecta a la entrada de dos compuertas distintas…

Arq. de Computadoras 2014. Dr. L. Canali

17

Evaluación de circuitos. Puede usarse la expresión de salida para establecer el estado de la misma ante alguna combinación de entradas

Ejemplo: En el circuito de la figura, establecer el valor de x para la combinación: A = 0; B = 1; C = 1; y D = 1 Arq. de Computadoras 2014. Dr. L. Canali

18

Para este circuito, evaluar la salida x para la combinación: A = 0; B = 0; C = 1; D = 1 y E = 1

Arq. de Computadoras 2014. Dr. L. Canali

19

Reglas para evaluación.

1.- Realizar la inversión de todos los términos simples, esto es 0  1;1  0

2.- Luego efectuar las operaciones entre paréntesis 3.- Hacer las operaciones AND antes que las OR, a menos que los paréntesis indiquen lo contrario.

4.- Si una expresión está bajo barra, realice las operaciones dentro de la expresión y luego invierta. Arq. de Computadoras 2014. Dr. L. Canali

20

Evaluación de salida a partir de circuito.

Ejemplo: 1 0

A= 0 B=0 C=0

x= 0 0 1 0

D=0

Establecer el valor de salida para todas las entradas en cero. Los valores están en rojo. Arq. de Computadoras 2014. Dr. L. Canali

21

Circuitos desde expresiones booleanas. Siempre se puede construir (sintetizar) un circuito a partir de una expresión booleana. Ejemplo: sea la expresión: El circuito es el de la figura. La salida se da a partir de una compuerta OR de tres entradas

Arq. de Computadoras 2014. Dr. L. Canali

22

Ejemplo: Sintetizar e circuito que implemente la expresión:

El circuito es:

Arq. de Computadoras 2014. Dr. L. Canali

23

Compuertas NOR.

Arq. de Computadoras 2014. Dr. L. Canali

24

Compuertas NAND.

Arq. de Computadoras 2014. Dr. L. Canali

25

Forma de onda en el tiempo de una función implementada con NOR

Arq. de Computadoras 2014. Dr. L. Canali

26

Ejemplo: Escriba la función booleana de una compuerta NOR de tres entradas, seguida por un inversor. La función de la compuerta es:

Con un nuevo inversor, queda:

y el circuito es:

Arq. de Computadoras 2014. Dr. L. Canali

27

Ejemplo: Implementar la función: usando solamente compuertas NAND y NOR

El término es la salida de una NOR. Esta debe combinarse con la salida de una NAND entre A y B, para luego obtener:

Obtener la salida de este circuito para la combinación: A = 1; B = 1;C = 1; y D = 0.

Arq. de Computadoras 2014. Dr. L. Canali

28

Ejemplo: Sintetizar un circuito de una NAND de tres entradas usando solamente compuertas de dos entradas.

Solución posible

Recordar que:

Arq. de Computadoras 2014. Dr. L. Canali

29

Implementación de circuitos usando solamente compuertas NOR y NAND.

Arq. de Computadoras 2014. Dr. L. Canali

30

Compuerta O-Exclusiva (ExOR) La expresión booleana es: La compuerta se representa como:

La tabla de verdad es:

Arq. de Computadoras 2014. Dr. L. Canali

31

Tabla de verdad para mas de dos variables:

Fijarse que la Tabla especifica que la salida es UNO cuando hay un número impar de unos en las combinaciones de entrada. La función clásica de la ExOR es la de detección de paridad

Arq. de Computadoras 2014. Dr. L. Canali

32

Por razones de costo no se han producido compuertas integradas de mas de dos entradas. Alternativas: Tres entradas

Cuatro entradas

Arq. de Computadoras 2014. Dr. L. Canali

33

Sistemas de Tercer Estado: en ellos existe un estado especial que desconecta la salida. Las tablas de verdad son (NAND)

Arq. de Computadoras 2014. Dr. L. Canali

34

La aplicación mas notable es:

Bus común.

A otros circuitos.

Arq. de Computadoras 2014. Dr. L. Canali

35

Álgebra de los circuitos binarios.

Arq. de Computadoras 2014. Dr. L. Canali

36

Álgebra de los circuitos binarios (continuación)

Arq. de Computadoras 2014. Dr. L. Canali

37

Álgebra de los circuitos binarios (continuación)

Arq. de Computadoras 2014. Dr. L. Canali

38

Leyes de conmutatividad

Leyes de asociatividad

Leyes de distribución.

Estas propiedades son comunes al álgebra normal y a las de Boole.

Arq. de Computadoras 2014. Dr. L. Canali

39

Estas propiedades se manifiestan solamente en álgebras de Boole

En general:

Del mismo modo puede demostrarse que:

Arq. de Computadoras 2014. Dr. L. Canali

40

Aplicaciones de las definiciones presentadas: La de mayor peso es la minimización de expresiones lógicas. Minimización = reducción del número de términos o del número de variables en los términos. Ejemplo: Minimizar la función factorizando

que es:

Arq. de Computadoras 2014. Dr. L. Canali

41

Ejemplo 2: Minimizar la función:

puede escribirse, haciendo las operaciones:

como:

y

queda entonces:

que operando queda:

Arq. de Computadoras 2014. Dr. L. Canali

42

Minimizar la función:

Sacando factor común a CD

y como

=

y

15 a

Finalmente resulta:

Arq. de Computadoras 2014. Dr. L. Canali

43

Teoremas de De Morgan

Ejemplo: en la expresión

Puede escribirse como:

que operando queda:

y finalmente:

Arq. de Computadoras 2014. Dr. L. Canali

44

Usando circuitos, las leyes de De Morgan significan:

NOR implementada con AND e inversores

NAND a partir de OR e nversores

Combinación.

Arq. de Computadoras 2014. Dr. L. Canali

45

La consecuencia es que cualquier función lógica puede implementarse con solo compuertas NAND o NOR.

Arq. de Computadoras 2014. Dr. L. Canali

46

Arq. de Computadoras 2014. Dr. L. Canali

47

O-Exclusiva a partir de NAND

Arq. de Computadoras 2014. Dr. L. Canali

48

Formas canónicas. Las expresiones booleanas se escriben fundamentalmente como suma de productos y producto de sumas. Forma suma de productos. La función:

tiene la tabla de verdad que se muestra. La forma “suma de productos” está compuesta por mintérminos. Arq. de Computadoras 2014. Dr. L. Canali

49

Forma producto de sumas. A partir de la misma tabla de verdad anterior:

1

Puede obtenerse la función de abajo en forma de producto de sumas (maxtérminos)

4

3

2

3 4

2

1

)

Equivalente a la forma anterior. Arq. de Computadoras 2014. Dr. L. Canali

50

Forma dual de una expresión booleana. Para toda expresión booleana, su forma dual es la que resulta de reemplazar los productos por sumas y viceversa. Ejemplo: la función La función

tiene como dual a es la dual de

¿Cuál es la función dual de

?

es:

Arq. de Computadoras 2014. Dr. L. Canali

51

Forma expandida de expresiones booleanas. Se llama forma expandida de una expresión booleana a la que resulta de la inclusión de todas las combinaciones posibles de las variables que faltan. Sea la expresión:

de tres variables.

La expansión se hace de este modo:

es ya una forma de tres variables donde ninguna falta quedando finalmente: *

*

(a + a = a) Arq. de Computadoras 2014. Dr. L. Canali

52

Una expresión booleana expandida en la que en cada término existen todas las variables, ya sea en su forma normal o complementada, se llama forma canónica.

Ejemplo: Es una expresión booleana canónica. Las formas canónicas son terriblemente importantes. Todos los métodos formales de minimización de funciones se basan en expresiones canónicas.

Arq. de Computadoras 2014. Dr. L. Canali

53

¿Qué es minimizar? Reducir los términos o la cantidad de sus variables en una expresión booleana.

Esto implica menor número de circuitos o menor complejidad de los mismos. Este procedimiento es esencial para el diseño de sistemas digitales usando técnicas de baja escala de integración. De los métodos usuales para esto, que son los tabulares (Quine-Mc Cluskey) y los diagramas de Karnaugh, nos dedicaremos a este último. Arq. de Computadoras 2014. Dr. L. Canali

54

Diagramas de Karnaugh. [1] Es un procedimiento gráfico para minimización de funciones lógicas, basado en las propiedades explicadas previamente. Está basado en presentar la información de la tabla de verdad de las funciones en forma de diagramas, facilitando minimizar las expresiones por simple inspección. El método requiere que las funciones sobre las que se ha de trabajar estén presentadas en su forma canónica.

[1] Karnaugh, Maurice. (November 1953). "The Map Method for Synthesis of Combinational Logic Circuits” Proc. of the American Institute of Electrical Engineers. Arq. de Computadoras 2014. Dr. L. Canali

55

Los diagramas muestran de manera gráfica la adyacencia de dos términos de una expresión booleana. Sea la tabla de verdad: la función es:

este es el diagrama de Karnaugh para la función de dos variables.

Otro caso:

Observar que los ejes del gráfico son un ejemplo de código Gray. Arq. de Computadoras 2014. Dr. L. Canali

56

El diagrama de cuatro variables es: Forma canónica de la función

Función en T. V. Arq. de Computadoras 2014. Dr. L. Canali

diagrama.

57

Funcionamiento. Agrupación de pares de unos.

Agrupando en un lazo dos lugares adyacentes del diagrama elimina la variable que está en forma normal y complementada.

1 y 2 son adyacentes.

1

Arq. de Computadoras 2014. Dr. L. Canali

2 58

Agrupación de cuatro unos. tenemos una función x =

y

El diagrama es: La variable que no cambia en el conjunto de cuatro unos que se forma es C. Queda eliminado, entonces, el par de variables AB. Abajo se demuestra que esto es correcto.

Arq. de Computadoras 2014. Dr. L. Canali

59

La función es: y ABCD Las variables QUE SE ELIMINAN son CD.

El diagrama reducido resulta en que X = AB El agrupar cuatro unos elimina las dos variables que aparecen en su forma normal y complementaria. Arq. de Computadoras 2014. Dr. L. Canali

60

Ejemplos:

Arq. de Computadoras 2014. Dr. L. Canali

61

Agrupar ocho unos adyacentes elimina tres variables que aparecen en su forma normal y complementaria. Ejemplos:

Arq. de Computadoras 2014. Dr. L. Canali

62

Confección de mapas de Karnaugh. 1.- Obtener la Tabla de Verdad de la función y la función canónica 2.- Construir el mapa poniendo en su lugar los unos de la T.V. 3.- Examinar el mapa ubicando los unos que no son adyacentes a otros. (unos aislados) 4.- Encerrar en el diagrama los unos que son adyacentes a otro solo uno. 5.- Encerrar los grupos de unos asociados de a cuatro que existan. 6.- Encerrar los grupos de ocho. 7.- En todo el proceso mantener en un mínimo el número de lazos. 8.- Escribir los términos de cada lazo vinculados por funciones OR.

Los mapas de Karnaugh son formas cómodas de escribir las tablas de verdad Arq. de Computadoras 2014. Dr. L. Canali

63

Los mapas de Karnaugh son útiles hasta seis variables. Ejemplos:

Arq. de Computadoras 2014. Dr. L. Canali

64

Ejemplo 2

Arq. de Computadoras 2014. Dr. L. Canali

65

Ejemplo 3.

Arq. de Computadoras 2014. Dr. L. Canali

66

Diseño de sistemas combinacionales. Se llama sistema combinacional aquel en el que la salida depende solamente de los valores de las entradas. No importa la historia previa. Para el ejemplo trivial: La T. V. produce usa sola combinación con uno. Esto implica una sola compuerta.

Arq. de Computadoras 2014. Dr. L. Canali

67

Para el caso de la figura la síntesis pide una compuerta AND para cada valor de la tabla con UNO y lueo la OR de ambas.

Arq. de Computadoras 2014. Dr. L. Canali

68

Procedimiento de diseño. 1.- Escribir la T. V.

2.- Seleccione los términos en uno.

Arq. de Computadoras 2014. Dr. L. Canali

69

3.- Obtenga la función en forma de suma de productos.

4.- Minimice por algún procedimiento.

5.- Dibuje el circuito resultante.

Arq. de Computadoras 2014. Dr. L. Canali

70

Sistemas combinacionales. Circuitos aritméticos. Semi-sumador. La tabla de verdad de la operación “suma” es: Es la expresión binaria tanto de la suma como del acarreo.

Circuito semi-sumador completo.

Arq. de Computadoras 2014. Dr. L. Canali

71

Implementación de un semi-sumador usando compuertas NAND.

Arq. de Computadoras 2014. Dr. L. Canali

72

Circuito sumador total. El sumador total tiene en cuenta la presencia del acarreo previo, esto significa que entran en juego tres bits.

esquema Tabla de verdad del sumador total

Ecuaciones booleanas del sumador total

Arq. de Computadoras 2014. Dr. L. Canali

73

ecuación del acarreo, factorizada.

factorización de la “suma”.

expresión equivalente del acarreo.

mapa de Karnaugh de la suma.

Arq. de Computadoras 2014. Dr. L. Canali

mapa de Karnaugh del acarreo

74

Circuito de la suma

Arq. de Computadoras 2014. Dr. L. Canali

75

Circuito del acarreo.

Arq. de Computadoras 2014. Dr. L. Canali

76

Conexión de sumadores para efectuar la operación “suma” en cuatro bits.

Arq. de Computadoras 2014. Dr. L. Canali

77

Multiplexores y decodificadores.

Arq. de Computadoras 2014. Dr. L. Canali

78

Multiplexores digitales. Seleccionan datos digitales de entre varias entradas posibles. Ejemplo: Multiplexor de cuatro entradas. Circuito Tabla de verdad

Arq. de Computadoras 2014. Dr. L. Canali

79

Otro caso: Multiplexor de ocho entradas con habilitación. Esquema

Tabla de verdad.

Arq. de Computadoras 2014. Dr. L. Canali

80

Proceso de diseño. Modelo básico de dos entradas. Esquema

Tabla de verdad

Circuito.

Arq. de Computadoras 2014. Dr. L. Canali

81

Circuito y tabla de un mux de 4 líneas.

La ecuación booleana es:

Arq. de Computadoras 2014. Dr. L. Canali

82

Multiplexor de tres canales con habilitación.

Circuito Tabla de verdad

Arq. de Computadoras 2014. Dr. L. Canali

83

Circuito decodificador.

En general, un decodificador tiene la estructura de:

Una sola salida está en activo a la vez.

Arq. de Computadoras 2014. Dr. L. Canali

84

Ejemplo: codificador tres a ocho líneas. Circuito básico.

Tabla de verdad.

Arq. de Computadoras 2014. Dr. L. Canali

85

Modelo real. Decodificador digital tres a ocho líneas 74138.

funcionamiento de las habilitaciones

Diagrama de funcionamiento. Circuito completo.

Arq. de Computadoras 2014. Dr. L. Canali

86

Consideraciones: Los decodificadores están formados, entonces, por:

• N entradas. • 2N salidas. • N inversores. • 2N compuertas “and” de N entradas c/u. Aumenta una entrada si existe “enable”

Arq. de Computadoras 2014. Dr. L. Canali

87

Comparadores.

Este circuito realiza la comparación entre dos números, A, B y genera las salidas: A=B; A>B; AB) está formado por la “or” de las combinaciones de cada dígito en secuencia

Lo mismo se aplica a Z (=A