• Author / Uploaded
• Javier Solis

• Categories
• Cmos
• Electrónica
• Transistor
• Ingeniería Electrónica
• Ingenieria Eléctrica

Citation preview

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS (Universidad del Perú, DECANA DE AMÉRICA) FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA ESCUELA PROFESIONAL DE INGENIERÍA ELECTRICA Teléfono: 6197000 Anexo 4205-4212

[email protected]:

SYLLABUS DATOS GENERALES Escuela Profesional Nombre del curso Código Números de Créditos Ciclo Carácter del Curso Horas de Clases Semanales Duración Pre – requisito

: : : : : : : : :

Ingeniería Eléctrica CIRCUITOS DIGITALES 192052 5 Sexto Obligatorio 4(T), 2(L) 17 Semanas Circuitos Electrónicos II

1. SUMILLA: Transistor bipolar y unipolar en conmutación. Familiares lógicas. Integrados digitales (TTL. CMOS, y otros). Análisis y síntesis de circuitos combinacionales. Codificadores. Decodificadores. MUX/DEMUX. Detección de errores. Flip-flops y contadores. 2. OBJETIVO: Impartir al estudiante los fundamentos de Electrónica Digital lo cual le permitirá conocer progresivamente el área de Circuitos y Sistemas Digitales. 3. CONTENIDO TEMATICO Primera Semana: Introducción. Segunda Semana: Sistemas numéricos posiciónales. Números binarios, octales y hexadecimales. Conversión entre sistemas. Suma y resta de números binarios. Representación de números negativos. Tercera Semana: Código BCD. Código Gray. Código Exceso 3. Código alfanumérico. Método de paridad para detección de errores.

Cuarta Semana: Transistor de unión bipolar en conmutación. Inversor lógico. Ejemplo de aplicación: niveles lógicos, componentes pasivos, cargas, tiempo de transición, tiempo de propagación. Quinta Semana: Lógica TTL. Compuertas Nand TTL. Niveles Lógicos y márgenes de ruido. Fan out. Sexta Semana: Otros tipos de compuertas TTL: entrada de disparo de Schmitt, salida Darlington, salida de colector abierto, salida de Tri State. Familias TTL. Séptima Semana: Lógica CMOS. Inversor CMOS. Nivel lógicos. Consumo de energía. Carga. Familias CMOS. Interfase TTL/CMOS. Octava Semana:

EXÁMEN PARCIAL

Novena Semana: Álgebra de Boole. Décima Semana: Análisis de circuitos combinacionales. Minimización de circuitos combinacionales. Mapas de Karnaugh. Suma de productos. Ejemplos de aplicación. Décima Primera Semana: Decodificadores. Codificadores. Décima Segunda Semana: Multiplexor. Demultiplexor. Comparadores. Décima Tercera Semana: Filp Flops. Flip Flop SR con reloj. Flip Flop tipo D. Flip Flop tipo T. Flip Flop JK. Décima Cuarta Semana: Disparo del Flip Flop. Flip Flop Master Slate. Flip Flop disparado por boride. Décima Quinta Semana: Contadores. Décima Sexta Semana:

EXÁMEN FINAL

Décima Séptima Semana:

EXAMEN SUSTITUTORIO

4. EVALUACION Por lo menos constará de: NF 

EP  EF  PL 3

EP = Examen Parcial EF = Examen Final PL = Promedio de Laboratorio NF = Nota Final Se tomará un examen sustitutorio (todo el curso) que reemplazará a EP o EF 5. BIBLIOGRAFIA 1. Diseño Digital

Morris Mano

2. Principios Digitales

Roger Tokheim

3. Sistemas Digitales

Ronald tocci

4. Diseño Digital, principios y prácticas

John Wakerly