Universidad Católica de Santa María Escuela Profesional de Ingeniería Mecatrónica CIRCUITOS DIGITALES M. Sc. Sergio Me
Views 59 Downloads 3 File size 999KB
Universidad Católica de Santa María
Escuela Profesional de Ingeniería Mecatrónica
CIRCUITOS DIGITALES M. Sc. Sergio Mestas Ramos
Arequipa – Perú 2020
COMBINACIONALES VS SECUENCIALES • No tienen realimentación.
• Si tienen realimentación.
• No tienen elementos de almacenamiento ó memoria.
• Si tienen elementos de almacenamiento ó memoria.
• Las salidas dependen únicamente de las entradas.
• Las salidas dependen de las entradas, salidas pasadas y estados intermedios.
• Las salidas no dependen del tiempo.
• Mantiene su salida durante un tiempo (memoria)..
CIRCUITO SECUENCIAL CIRCUITO SECUENCIAL ASÍNCRONO.
Entradas
Salidas que actúan como entradas
Sistema combinacional
Salidas
CIRCUITO SECUENCIAL SÍNCRONO.
Entradas
Salidas Sistema combinacional
Elementos memoria
Generador Pulsos de reloj
LATCH • Dispositivo de almacenamiento temporal de información (dos estados.) • Similares a los flip-flops en cuanto almacenan dos estados en base a la realimentación. • La diferencia es el método para cambiar de estado. • Almacenan información en forma asíncrona. • Tipos: • SR • SR • D
LATCH SR (SET – RESET) • Elemento de memoria más sencillo.
• Biestable con un estado SET (puesta a 1) y otro de RESET (puesta a 0). • Se tiene dos tipos. • Latch SR con entrada activa en nivel alto. • Latch SR con entrada activa en nivel bajo.
LATCH SR (SET – RESET)
S
R Q(t+1) Q(t+1)
0 0 1 1
0 1 0 1
Q(t) 0 1 -
Q(t) 1 0 -
No cambia Reset Set Indeseable
S 0 0 0 0 1 1 1 1
R
Q
S
Q
R Q(t) Q(t+1) 0 0 0 No cambia 0 1 1 1 0 0 Cuando RS la salida 1 1 0 sigue a la S 0 0 1 0 1 1 1 0 Indeseable 1 1 -
LATCH SR (SET – RESET) Tabla de Transición
Q(t) Q(t+1) 0 0 1 1 R
Q
S
Q
0 1 0 1
S
R
0 1 0 X
X 0 1 0
LATCH SR (SET – RESET)
S
R Q(t+1) Q(t+1)
0 0 1 1
0 1 0 1
1 0 Q(t)
0 1 Q(t)
Indeseable Set Reset No cambia
S 0 0 0 0 1 1 1 1
R
Q
S
Q
R Q(t) Q(t+1) 0 0 Indeseable 0 1 1 0 1 Cuando RS la salida 1 1 1 sigue a la R 0 0 0 0 1 0 1 0 0 No cambia 1 1 1
LATCH SR (SET – RESET) Tabla de Transición
Q(t) Q(t+1)
R
Q
S
Q
0 0 1 1
0 1 0 1
S
R
1 0 1 X
X 1 0 1
LATCH SR (SET – RESET) – 74LS279
LATCH SR CON HABILITACION
APLICACIONES DE LOS LATCJHS – ELIMINIAR EL REBOTE
FLIP FLOP DISPARADO POR FLANCO • Dispositivos síncronos de dos estados (multivibradores astables). • Síncrono : La salida cambia en un tiempo especifico del “reloj” con un estado SET (puesta a 1) y otro de RESET (puesta a 0).
D
q
q’
Clock
• Cambia de estado según el valor de sus entradas durante el flanco de subida o el flanco de bajada de la señal de reloj. • Se tiene dos tipos. • • • •
SR D T JK
D
Clock
q
q’
FLIP FLOP TIPO SR
FLIP FLOP TIPO D – ENTRADAS ASINCRONICAS
FLIP FLOP TIPO D – ENTRADAS ASINCRONICAS D
Clock
PRE
Q
Q’
CLR
PRE’
CLR’
D
Q
Q*
0
1
X
X
1
1
0
X
X
0
Constante inmediata
0
0
X
X
-
Invalido
1
1
0
0
0
1
1
0
1
0
1
1
1
0
1
1
1
1
1
1
Normal
FLIP FLOP TIPO D – CIRCUITO INTEGRADO 74AHC74
FLIP FLOP TIPO T T
Clock
PRE
q
q’
CLR
T
Q(t)
0 0 1 1
0 1 0 1
Q(t+1) 0 1 1 0
No cambia Cambia (TOGGLE)
FLIP FLOP TIPO JK
FLIP FLOP TIPO JK – ENTRADAS ASINCRONAS
FLIP FLOP TIPO JK – CIRCUITO INTEGRADO 74HC112
EJERCICIOS CON FLIP FLOPS El siguiente circuito recibe un tren simétrico de pulsos en la entrada de reloj del primer Flip-Flop. Suponiendo que los FF están inicialmente en el estado Q1Q2Q3=000. Construya el diagrama de tiempos y a partir del mismo constrúyase una tabla de secuencias en el orden Q3Q2Q1.