• Author / Uploaded
• Basantes Mario

Citation preview

SISTEMA DE PROCESAMIENTO DIGITAL

Filtro de anti-aliasing 1. Circuito de muestreo y retención http://stg-pepper.blogspot.com/2014/08/circuito-de-muestreo-y-retencion.html

Es un circuito inversor de muestreo y retención que utiliza un FET de canal p como dispositivo de conmutación. El diodo D1 hace que la tensión en el drenaje del FET se mantenga fijada en 0.7 V haciendo que el voltaje Vsg nunca exceda -4.3 V independientemente del valor de la señal de entrada V1. Si la señal V1 se vuelve negativa, las funciones de las terminales drenaje y fuente se invierten, permitiendo que el circuito se comporte de manera similar a un interruptor ideal.

ADC 1. Circuito ADC de rampa digital https://www.youtube.com/watch?v=BeqaATMn5nE

Es un circuito convertidor de rampa digital que al momento que este vaya recibiendo valores binarios este convertidor DAC lo que va hacer es que el valor Vax sea mayor que Va, al momento que este sea mayor va dejar de contar y nos va mostrar con cuantos números binarios este se detuvo, y este va ser lo que era un valor analógico a un valor digital. 2. Circuito ADC de doble pendiente https://sites.google.com/site/electronicaanalogicagerman/unidad-iiiconvertidores/convertidor-de-rampa-doble https://www.monografias.com/trabajos102/los-sistemas-lineales/los-sistemas-lineales.shtml

La base de funcionamiento de este circuito es también un integrador. El proceso de conversión se inicia conectando la tensión de entrada al integrador durante un tiempo fijo, en el cual la salida del integrador se va haciendo negativa hasta alcanzar un valor mínimo en el instante en que termina ese tiempo fijo; momento en que la información de desbordamiento ( overflow), aplicada al circuito de exitacion del conmutador, provoca la aplicación de una tensión de referencia a la entrada dl integrador, lo que hace que la salida de este tienda a 0 voltios. Durante el intervalo en que se mantiene constante la pendiente de la rampa son contados de nuevo los impulsos del reloj, y la cuenta que se alcance en el instante de cruce por 0 de la salida del integrador es el numero digital equivalente buscado. Como característica más importante de este convertidor podemos destacar la precisión, gracias a la independencia de su salida respecto a la estabilidad del valor del condensador o de la frecuencia del reloj, con tal de que se mantengan constantes durante el proceso de conversión; Por lo cual, la precisión solo será función de la linealidad de las rampas que entregue el integrador y de la precisión de la referencia. 3. Circuito ADC tipo flash http://ario.webs.uvigo.es/docencia/sad/SADGRADO_3.pdf

Es el ADC más rápido.

Se supone que las 4 resistencias son de igual valor. Vref es constante. Ve es la señal analógica de entrada. N es la salida digital de 2 bits. Los valores posibles son 00 01 10 y 11 El codificador de prioridad envía a la salida n el número del comparador más alto en la figura con salida ‘0’. Si las salidas de todos los comparadores están a ‘1’, n = 0. Con 8 bits, se requieren 255 comparadores, 256 resistencias y un codificador con 256 entradas. El consumo sería muy elevado. Aun así, se fabrican para 4 y 6 bits. 4. Circuito Convertidor ADC de tipo ADC de tipo Semi-Flash (Subranging) http://ario.webs.uvigo.es/docencia/sad/SADGRADO_3.pdf

Suponemos que el ADC es de 8 bits. El ADC1 determina los 4 bits más significativos (D7,D6,D5,D4). Además, se obtiene el valor analógico correspondiente a estos bits (V2). El restador analógico, obtiene un valor que es la resta de Ve y V2 . Esta resta se digitaliza usando el ADC2, que genera el valor digital correspondiente a los 4 bits menos significativos. En la práctica, este ADC se suele diseñar en forma de pipeline. El cálculo de cada bloque de bits se obtiene reutilizando los mismos circuitos (subranging). 5. Circuito convertidor ADC basado en un VCO http://ario.webs.uvigo.es/docencia/sad/SADGRADO_3.pdf VCO= = oscilador de frecuencia controlada mediante tensión

DSP

1. Audio Digital Signal Processing With dsPIC30F4013

https://www.pinterest.com/pin/583286589212431526/?lp=true

2. Procesamiento de señales digitales https://hamradioschool.com/an-introduction-to-digital-signal-processing-dsp/

El procesamiento de señal digital también se puede aplicar en la etapa de procesamiento de audio después del detector del producto. Si bien muchos de los mismos tipos de filtros y efectos pueden implementarse en esta etapa como en la etapa IF, generalmente es más efectivo realizar esas funciones en la etapa de filtro IF y evitar pasar señales no deseadas más adelante en la ruta de procesamiento del receptor. Sin embargo, el DSP se puede aplicar fácilmente para realizar funciones de audio, como igualar el audio recibido, el filtrado de audio, la mezcla de audio y el procesamiento de voz como la compresión o expansión. El DSP también se puede usar para proporcionar algunas de estas funciones de procesamiento de audio en un transmisor, en particular para realizar el procesamiento de voz para mejorar la inteligibilidad de la señal transmitida. 3. Adquisición y procesamiento básico de señales de Audio con ARDUINO/ Processing/ KST http://entranasderobot.blogspot.com/2015/08/adquisicion-y-procesamiento-basicode.html

4. Diagrama del circuito Reset del DSP http://hrudnick.sitios.ing.uc.cl/paperspdf/dixon/tesis/Schwartz.pdf

El circuito Reset tiene la finalidad de sensar las fluctuaciones en la alimentación del sistema, produciendo un retardo en la activación del dispositivo luego de energizar el sistema, o desconectándolo si la tensión de alimentación se reduce quedando por debajo de un valor especificado. Este circuito se basa en el integrado TL7705B el cual es un supervisor de voltaje para microcomputadores, que detecta cuando la tensión llega a valores bajo 4,55 [V]. Para el diseño del módulo de control se incluyó este circuito para garantizar la correcta alimentación del DSP. A su vez su función es dar un tiempo de espera al energizar el sistema, y proceder a dar la activación del DSP una vez que se ha superado el transiente de la fuente de alimentación

5. Diseño de algoritmo de control con DSP http://www.scielo.org.mx/scielo.php?script=sci_arttext&pid=S1405-77432009000100006

La figura 6 muestra el diagrama de bloques del sistema rectificador PWM trifásico incluyendo la etapa de control. Basados en la cantidad de procesamiento a realizar y tratándose de sistemas cuya respuesta debe ser en tiempo real, de forma natural, se prefiere trabajar con un DSP. En este trabajo ha sido seleccionado el ADSP2101 de la familia de Analog Devices, el cual presenta características que cumplen con los requerimientos del sistema.

DAC 1. DAC Escalera R-2R http://hyperphysics.phy-astr.gsu.edu/hbasees/Electronic/dac.html

El amplificador sumador con la escalera de resistencias R-2R mostrado produce la salida

donde las Ds toman los valores 0 ó 1. Estas entradas digitales podrían ser voltajes TTL, los cuales cierran los interruptores con el 1 lógico y los deja en su estado básico de tierra para la lógica 0. Esto se ilustra para 4 bits, pero se puede extender a cualquier número con solo los valores de resistencias R y 2R.

2. circuito digital análogo http://electronicaestudiofacil.blogspot.com/2014/12/adc-dac-pic16f877.html

La cuantificación surge por el mismo motivo que el muestreo, pero para el eje de ordenadas: Una vez tenemos una muestra su amplitud puede tomar infinitos valores, debemos redondear entre unos valores fijos a lo largo de ese eje. Estos valores van a depender del número de bits que vayamos a almacenar para cada muestra, por ejemplo, en la imagen se cogen 4 bits y con ellos se pueden formar 16 combinaciones y por lo tanto 16 distintos niveles en los que se puede dividir el eje. El PIC cuantifica con 10 bits luego son 1023 niveles, en la práctica cuantificamos 8 bits.

3. Convertidor Digital Analógico R-2R https://catedra.ing.unlp.edu.ar/electrotecnia/islyd/apuntes/Tema%2011%20Conversores%20 2008.pdf

Este esquema tiene la ventaja de que emplea generador de corriente idénticos (suele hacerse con espejos de corriente). 4. Conversor DAC cuádruple serie https://catedra.ing.unlp.edu.ar/electrotecnia/islyd/apuntes/Tema%2011%20Conversores%20 2008.pdf

5. Circuito de DAC tipo multiplicativo paralelo DAC0800 https://catedra.ing.unlp.edu.ar/electrotecnia/islyd/apuntes/Tema%2011%20Converso res%202008.pdf

Filtro de reconstrucción 1. Filtro de Butterworth https://es.wikipedia.org/wiki/Filtro_anal%C3%B3gico

En este ejemplo se muestra un filtro Butterworth de orden 4 con frecuencia de corte en 1000Hz. La implementación se basa en células Sallen-Key. En la siguiente figura se muestra el circuito eléctrico:

2. Circuito de filtro Chebyshev https://www.researchgate.net/publication/322114701_Implementacion_de_Filtros_Pasa_Baja _Bessel_y_Chebyshev

Otro nombre para esta respuesta es equal ripple, equiripple o de rizo uniforme. Estos polinomios de Chebyshev, a diferencia de los de Butterworth, por ejemplo, no pueden ser escalados a otro error o dBripple. Esto implica que un polinomio completamente distinto deberá ser utilizado y, por ende, una tabla completamente distinta deberá ser generada. En el apéndice se muestra un programa en Matlab para generarlos. Si los polos de la función de transferencia de un filtro pasa baja Butterworth normalizado fueran movidos hacia la derecha mediante la multiplicación de las partes reales por una constante Kr y las partes imaginarias por una constante Kj, donde ambas k son