• Author / Uploaded
• GMCasel

• Categories
• Reloj
• Circuito integrado
• Información digital
• Tecnología de información y comunicaciones
• Ingeniería Electrónica

Citation preview

Sistemas Digitales II Reloj Digital.

UNIVERSIDAD DE EL SALVADOR FACULTAD DE INGENIERIA Y ARQUITECTURA ESCUELA DE INGENIERIA ELECTRICA SISTEMAS DIGITALES II

Implementación de un reloj Digital

Catedrático: Ing. Salvador German.

Grupo de trabajo:

González Mercado, Pedro Álvaro

GM95064.

Pereira Hernández, Francisco Marcelo

PH98009.

Ciudad Universitaria, 9 de Septiembre de 2004

Universidad de El Salvador

ciclo 02/2004

0

Sistemas Digitales II Reloj Digital.

Planteamiento del Problema. Se requiere Diseñar un reloj digital con formato de hora militar

Universidad de El Salvador

ciclo 02/2004

1

Sistemas Digitales II Reloj Digital.

Diagrama de Bloques de la Solución a implementar.

Universidad de El Salvador

ciclo 02/2004

2

Sistemas Digitales II Reloj Digital.

Procedimiento de Diseño.

El reloj digital fue diseñado con modulos de contadores de

decada codigo BCD

74LS192 (conteo del 0 al 9), decodificadores con display incluhido además de compuertas básicas, se crearon dos contadores MOD 60 uno para contar segundos y el otro para contar minutos , asi como tambien para las horas un MOD 24. La etapa minutos

de segundos

genera

un pulso de reloj

mediante compuertas and

de igual manera

que lo envia

a la etapa de

con transiciones ascendentes de pulsos de reloj

los minutos envian un pulso a la de horas , para poder realizar

cambios de minutos u horas hace mediante interuptores . Las tres etapas son : SEGUNDOS: IC12 e IC13, arreglados en un contador mod. 60 MINUTOS: IC4 e IC5 , arreglados en un contador mod. 60 HORAS: IC6 e IC7 arreglados en un contador mod. 24 para realizar los diferentes reseteos se utilizo la simplificasion con los mapas k sigientes:

mapa 1

Universidad de El Salvador

ciclo 02/2004

3

Sistemas Digitales II Reloj Digital.

Mapa 2

mapa 3

En el mapa 1 k al realizar la simplificasion queda QC*QB estos dos resultados se envian a la entrada de una compuerta and cuya salida se envia al clear de un contador 74LS192 corespondiente al conteo de 59 ya sea este conteo de segundos y minutos. El mapa 2 y mapa 3 es para 23 :59:59 .

la puesta en cero del reloj despues del conteo

Diagrama Descriptivo.

Universidad de El Salvador

ciclo 02/2004

4

Sistemas Digitales II Reloj Digital.

Diagrama Electrico. Universidad de El Salvador

ciclo 02/2004

5

Sistemas Digitales II Reloj Digital.

Diagrama de Ubicación.

Universidad de El Salvador

ciclo 02/2004

6

Sistemas Digitales II Reloj Digital.

Conclusiones.

Universidad de El Salvador

ciclo 02/2004

7

Sistemas Digitales II Reloj Digital.

 De la practica realizada se obtuvo el funcionamiento satisfactorio del reloj implementado con componentes fisicos como circuitos integrados

 Esta implementación con circuitos integrados nos a permitido conseguir un aprendizaje de características eléctricas de los integrados así como también la ubicación de los pines la alimentación con Vcc y gnd entradas y salidas de compuertas básicas y contadores de decadas.

 Este diseño del reloj se realizo en la breadbor con los componentes físicos los cuales producen en ocasiones falsos contactactos y rebotes que hay que localizarlos permitiéndolos obtener un aprendizaje de cómo seguir los pulsos lógicos de los circuitos integrados y por lo tanto como corregir esos defectos de falsos contactos, como también de posibles circuitos integrados dañados

Bibliografía.



Sistemas Digitales. Principios y Aplicaciones

Universidad de El Salvador

ciclo 02/2004

8

Sistemas Digitales II Reloj Digital.

Ronald J. Tocci



La Técnica Electrónica. Circuitos Integrados Miguel J. Goñi



Master Replacement Guide Semiconductors ECG



Principios Digitales Roger L. Tokheim



Fast and LS TTL Data Motorola

Universidad de El Salvador

ciclo 02/2004

9