Programacion Pld

PROGRAMACIÓN PLD Programación de un PLD Programar significa realizar las conexiones reales en el arreglo, es decir cuale

Views 108 Downloads 0 File size 462KB

Report DMCA / Copyright

DOWNLOAD FILE

Recommend stories

Citation preview

PROGRAMACIÓN PLD Programación de un PLD Programar significa realizar las conexiones reales en el arreglo, es decir cuales conexiones deben estar en 0, 1. Existen 2 métodos para programar un PLD. 

Programación por ZIF.



Programación en Sistema.

Programación por ZIF Este implica remover el chip del PLC y se requiere en un dispositivo especial llamado (Programador) donde ejecutan un software de programación donde nos permite establecer información como que dispositivo es, si esta en blanco o leer el estado de cualquier conexión programable. El resultado de una programación exitosa es un archivo llamado JEDEC donde por medio de ZIF será grabado en el chip.

Programación en Sistema Este método el chip no necesita extraerse del circuito para su programación se la realiza por medio de un cable conocido como JTAG donde tiene 4 terminales que son conectadas la PLC y es cargada la información por medio de software que establece el formato apropiado de PLC.

Ejemplo: 

Realice la conexión para realizar los siguientes productos en sus respectivas salidas. Salida 1 = 𝐴̅. 𝐵 Salida 2 = 𝐴. 𝐵̅ Salida 3 = 𝐴. 𝐴̅

LENGUAJE DE DESCRIPCIÓN DE HARDWARE PARA PROGRAMAR PLD’S VHDL El lenguaje VHDL puede ser usado de forma general para describir cualquier circuito general para describir cualquier circuito se usa principalmente para programar PLD (Programable Logic Device – Dispositivo Lógico Programable), FPGA (Field Programmable Gate Array), ASIC y similares.

ELEMENTOS DE LENGUAJE FUNDAMENTOS  VHDL es un lenguaje de descripción de Hardware.  Diferencias con lenguajes de programación: -

Describe procesos que ocurren en paralelo.

-

Una descripción VHDL, representa el comportamiento o la estructura de un sistema.

-

Permite describir un sistema como la interconexión de componentes.

 Usado en ASIC, CPLD, FPGA combina: -

Documentación.

-

Simulación.

-

Síntesis.

 Modelado según: -

Comportamiento.

-

Estructura.

LIBRERIAS Y PAQUETES Una librería en VHDL es un lugar en donde se guarda la información relacionada con un diseño determinado. Al comienzo de cada diseño el compilador crea automáticamente una librería llamada WORK con este objetivo. Además de esta librería particular existen otras librerías de tipo general que contienen un conjunto de definiciones que pueden utilizarse en cualquier diseño. Un ejemplo de librería general es la llamada Library IEEE, que contiene definiciones estándar para VHDL. En los paquetes se guardan definiciones de tipos y objetos que pueden ser utilizados en los diferentes diseños que invoquen su utilización. Un paquete muy utilizado es el paquete estándar IEEE_STD_LOGIC_1164.ALL; La utilización de un paquete en un diseño se realiza invocado su ejemplo mediante la cláusula USE y el nombre del paquete. Por ejemplo, USE IEEE_STD_LOGIC_1164.ALL

OBJETOS Constantes y variables similares a las de los lenguajes. Señales de programación convencionales representan señales hardware cuyos valores evolucionan en el tiempo.

TIPOS DE DATOS Y ATRIBUTOS Tipo de datos: Como en cualquier lenguaje de programación existen varios tipos de datos, en VHDL se pueden diferenciar dos: 

Tipos escalares: son tipos simples que contienen algún tipo de magnitud.



Tipos compuestos: Son tipos de datos compuestos por los que se han visto anteriormente.

Atributos: Los elementos como señales y variables pueden tener atributos, éstos se indican a continuación del nombre, separados con una comilla simple “ ‘ ’ ” y pueden incluir información adicional de algunos objetos desarrollados en VHDL, que servirán a las herramientas de diseño para obtener información a la hora de realizar una síntesis.

OPERADORES Los operadores que proporciona el lenguaje son: 

Lógicos



Aritméticos



Relacionales



Desplazamientos

FUNCIONES Y PROCEDIMIENTOS Como en otros lenguajes de programación, en VHDL es posible estructurar el código mediante el uso de subprogramas. Realmente, un subprograma es una función o procedimiento que realiza una determinada tarea, aunque existen ciertas diferencias entre ambas. Una función devuelve un valor y un procedimiento devuelve los valores a través de los parámetros que le han sido pasados como argumentos.