Primera Entrega Sistemas Digitales

lOMoARcPSD|5631316 Primera Entrega Sistemas Digitales Sistemas Digitales (Politécnico Grancolombiano) StuDocu no está

Views 88 Downloads 4 File size 405KB

Report DMCA / Copyright

DOWNLOAD FILE

Recommend stories

Citation preview

lOMoARcPSD|5631316

Primera Entrega Sistemas Digitales Sistemas Digitales (Politécnico Grancolombiano)

StuDocu no está patrocinado ni avalado por ningún colegio o universidad. Descargado por Liliana Bernal ([email protected])

lOMoARcPSD|5631316

PRIMERA ENTREGA Sistemas Digitales y Ensambladores

TUTOR: Gabriel Eduardo Ávila Buitrago REALIZADO POR: NICOLAS JIMENEZ QUINTERO Código: 1814000338 JOHAN STIVEN HERNÁNDEZ OSORIO Código: 1821982980 Politécnico Grancolombiano Facultad De Ingeniería Y Ciencias Básicas 2019 – 1

Descargado por Liliana Bernal ([email protected])

lOMoARcPSD|5631316

2

Semana 3: Diseño de los elementos de control de lectura/escritura de una memoria RAM. I. ACTIVIDAD A DESAROLLAR. El proyecto para este módulo consiste en un problema de diseño de una memoria RAM. Este problema se divide en tres partes.

A. Se obtiene una matriz con 32 celdas que hace referencia a los 5 bits, teniendo en cuenta que en el sistema binario cada combinación tiene dos posibilidades (0-1), obtenemos como resultado 25, la tabla 1 provee información de esta operación.

A. Diseño de los elementos de control de lectura/escritura de una memoria RAM. B. Diseño de las celdas de almacenamiento de memoria RAM.

TABLA I 25 32

24 16

23 8

22 4

21 2

20 1

C. Diseño de control secuencial de una memoria RAM.

II. PRIMERA ENTREGA

Para la operación de celdas y columnas en el decodificador se obtiene una matriz como se muestra en la “Fig 1,”

Propuesta de diseño de tres circuitos combinables en logisim que contengan: A. Un decodificador que convierte una señal de 5 bits a un único dato (entre 0 y 31) para la selección de filas y columnas de una memoria RAM, y para el control de lectura/escritura de esta. B. Un circuito de control con tres entradas y dos salidas. 1 Entrada chip select (CS) funciona como la habilitación de la memoria RAM. 2 Entrada write enable (WE) para activar la escritura en la memoria. 3. Entrada output enable (OE) para activar el envío de datos por el bus.

Fig. 1 matriz de operación sin datos, la columna resaltada corresponde al peso del bit.

Cuando CS Y WE están activados, la salida E (escritura) debe activarse. Si WE está activado, la salida L (lectura) debe permanecer inactiva. Si CS y OE están activos, la salida L (lectura) debe activarse. C. Un circuito conversor para un display de siete segmentos, que se utilizará para visualizar posteriormente el dato disponible en la memoria RAM.

III. SOLUCIÓN DEL CIRCUITO QUE CONTIENE UN DECODIFICADOR QUE CONVIERTE UNA SEÑAL DE 5 BITS A UN ÚNICO DATO. La funcionalidad del decodificador consiste en un circuito que recibe una variable de entrada (binaria), que permite indicar la posición de la celda (decimal) de las 32 opciones que se tiene, ubicando la casilla que se quiere operar, con fin de que el resultado de la operación lo arroje en sistema binario o hexadecimal si es el caso.

Descargado por Liliana Bernal ([email protected])

lOMoARcPSD|5631316

3 B. Se obtiene la tabla de verdad de la memoria de 0 a 32, ver tabla 2

C. Obtener el mapa de Karnauhg, para una de las salidas, tener en cuenta zona sombreada, como se muestra en la “Fig. 2.”

TABLA II Tabla de verdad

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

a 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

b 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

c 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

d 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

e 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Fig. 2 Mapa de Karnauhg y su correspondiente solución, como se muestra en la “Fig. 3.”

Fig. 3 Mapa de Karnaugh D. Representación gráfica del decodificador de una memoria RAM, diseñado en logisim, la ilustración muestra el codificador sin datos y a continuación se procede a la descripción del mismo; Se puede observar la letra A, donde se ingresa la dirección de entrada y la letra D la dirección de salida, la opción SEL (select), activa la memoria para obtener los datos en la dirección de salida, la opción CLR (control), opera para resetear toda información que contenga la memoria y la opción OUT, permite el ingreso o salida de datos a la memoria por medio de combinación al reloj con el fin de almacenar datos. Ver “Fig. 4.”

Fig. 4 Representación Gráfica del decodificador de una memoria RAM

Descargado por Liliana Bernal ([email protected])

lOMoARcPSD|5631316

4 E. Representación gráfica del decodificador en simulación conectada, la entrada de 5 bits contiene los datos 00011 que nos da la posición del número 7, el resultado de la operación se puede obtener hasta en sistema hexadecimal (4 bits de salida) si es el caso. Para el número 7 el resultado de la conversión en binario nos arroja 111. Ver “Fig. 5”. 25 32

24 23 22 16 8 4 Posición datos de entrada

21 2 1

20 1 1

Fig. 8 Si CS y OE están activos la salida L debe activarse.

B. Obtención Tabla de verdad, para el desarrollo del circuito ver TABLA 3 TABLA III Fig. 5 Representación gráfica del decodificador en simulación conectada. IV. SOLUCIÓN A UN CIRCUITO DE CONTROL CON TRES ENTRADAS Y DOS SALIDAS.

A. El requerimiento para este circuito debe tener en cuenta que cuando CS Y WE están activados, la salida E (escritura) debe activarse. Si WE está activado, la salida L (lectura) debe permanecer inactiva. Si CS y OE están activos, la salida L (lectura) debe activarse. Ver “Figuras 6, 7 y 8.”

a

b 0 0 0 0 1 1 1 1

c 0 0 1 1 0 0 1 1

x 0 1 0 1 0 1 0 1

y 0 0 0 0 0 0 1 1

1 1 1 1 0 0 0 1

C. Mapas de Karnaugh para la elaboración del circuito. Ver “Fig. 9.”

Salida X Suma de productos.

Fig. 6 cuando CS y WE están activos la salida E debe activarse.

Salida Y Suma de productos.

Fig. 7 Si WE esta activado la salida L debe permanecer inactiva.

Fig. 9 Mapas de Karnaugth

Descargado por Liliana Bernal ([email protected])

lOMoARcPSD|5631316

5 V. ELABORACIÓN DE UN CIRCUITO CONVERSOR PARA UN DISPLAY DE 7 SEGMENTOS. La funcionalidad del display de 7 segmentos consiste en un circuito que recibe 4 variables de entrada (binaria), que permite iluminar leds específicos de los 7 que se tienen disponibles, con el fin que en el display se muestre la representación decimal del número binario ingresado. A. Para la representación de cada segmento se utiliza la figura 10 donde se indica la ubicación de cada led; con esta representación se realiza la tabla de conversión de decimal a binario y los respectivos segmentos que utilizara en el display de 7 segmentos, “ver figura 10.”

Fig. 11.

Fig. 10. Display de 7 segmentos

C. En la figura 12 se muestra el circuito equivalente con un caso práctico, donde la entrada es 0110 y de acuerdo con la tabla 4 la respectiva salida en el display es el número 6.

Tabla 4 de conversión de binario a decimal y representación en el display de 7 segmentos. TABLA IV

Decima Binari l o A B C D E F G 0 0 1 1 1 1 1 1 0 1 1 0 1 1 0 0 0 0 2 10 1 1 0 1 1 0 1 3 11 1 1 1 1 0 0 1 4 100 0 1 1 0 0 1 1 5 101 1 0 1 1 0 1 1 6 110 1 0 1 1 1 1 1 7 111 1 1 1 0 0 0 0 8 1000 1 1 1 1 1 1 1 9 1001 1 1 1 1 0 1 1 B. Para realizar el circuito en logisim se ingresan 4 entradas X3, X2, X1 Y X0 que representan los números del 0 al 9 en binario, y 7 salidas A, B, C , D, E, F Y G que representan cada uno de los segmentos del display, obsérvese que podemos representar 16 caracteres, (representación hexadecimal), pero en este caso nos interesa la representación decimal por lo que los últimos 6 caracteres quedaran nulos. Ver “Fig. 11”

Descargado por Liliana Bernal ([email protected])

lOMoARcPSD|5631316

6 D. Mapas de Karnaugh para la elaboración del circuito para cada salida. Salida A:

Salida B:

Salida C:

Descargado por Liliana Bernal ([email protected])

lOMoARcPSD|5631316

7

Salida D:

Salida E:

Salida F:

Descargado por Liliana Bernal ([email protected])