• Author / Uploaded
• Xavier Uyaguari

Citation preview

UNIVERSIDAD POLITECNICA SALESIANA

1

PRACTICA # 1 FUNCIONAMIENTO DE LAS COMPUERTAS LOGICAS UYAGUARI CHRISTIAN. [email protected] UNIVERSIDAD POLITÉCNICA SALESIANA SEDE CUENCA ELECTRONICA DIGITAL UNIVERSIDAD POLITÉCNICA SALESIANA SEDE CUENCA booleanas sólo se les permite tener dos valores Abstract — in the present practice we are going posibles: 0 o 1

to proceed to manipulate and check the function of the logical Gates more important En la presente práctica vamos a observar el funcionamiento y configuración de las diferentes compuertas lógicas basándonos en un datasheet para observar el orden de los pines y su funcionamiento basándonos también en tablas de verdad de cada compuerta lógica.

Figura 1 Constantes y Variables Booleanas

III.B

TABLAS DE VERDAD

Índice de términos — compuertas lógicas.

I. INTRODUCCION

Podemos describir Describir cómo la salida lógica de un circuito depende de los niveles lógicos presentes en las entradas de un circuito.

En esta práctica demostraremos el funcionamiento de las compuertas lógicas, comprobando la tabla de verdad de cada una de ellas, así como en análisis de laboratorio con las respectivas mediciones en cada compuerta seleccionada.

II. OBJETIVOS Figura 2 Tabla de verdad

1. Identificar los pines del circuito integrado. 2. Comprobar el funcionamiento de las compuertas lógicas OR, AND, NOT, NAND, NOT. III. MARCO TEORICO. La puerta lógica tiene una o más entradas y producen una salida que es una función lógica (o booleana) de los valores de las entradas. Aunque las entradas y las salidas son magnitudes analógicas como voltaje, corriente o incluso presión hidráulica, éstas son modeladas tomando dos valores discretos, ‘0’ (nivel bajo) y ‘1’ (nivel alto). III.A

CONSTANTES Y VARIABLES BOOLEANAS

En el álgebra booleana difiere de manera notable del álgebra común en que a las constantes y variables

Figura 3 Circuito Equivalente

III.C

COMPUERTAS LOGICAS

III.C1 COMPUERTA LOGICA AND (7408) La compuerta AND produce la multiplicación lógica AND: esto es: la salida es 1 si la entrada A y la entrada B están ambas en el binario 1: de otra manera, la salida es 0. La tabla muestra que la salida X es 1 solamente cuando ambas entradas A y B están en 1

UNIVERSIDAD POLITECNICA SALESIANA

2

Figura 4 Representación de la compuerta y tabla de verdad

Figura 7 Compuerta Integrada Nand

III.C3

COMPUERTA LOGICA OR (7432)

Produce la función sumadora, esto es, la salida es 1 si la entrada A o la entrada B o ambas entradas son 1; de otra manera, es 0.

Figura 5 Circuito Integrado

III.C2

COMPUERTA LOGICA NAND (7400)

Es el complemento de la función AND, consiste en una compuerta AND seguida por un pequeño círculo (quiere decir que invierte la señal). La designación NAND se deriva de la abreviación NOT - AND. Una designación más adecuada habría sido AND invertido puesto que es la función AND la que se ha invertido.

Figura 8 Tabla de verdad

Figura 9 Circuito Integrado OR

Figura 6 Tabla de verdad

III.C4

COMPUERTA LOGICA NOR

La compuerta NOR es el complemento de la compuerta OR y utiliza el símbolo de la compuerta OR seguido de un círculo pequeño (quiere decir que invierte la señal).

UNIVERSIDAD POLITECNICA SALESIANA

3

Figura 13 Circuito Not Figura 10 Tabla de Verdad

IV. LISTA DE MATERIALES

LISTADO DE MATERIALES CANTIDAD

DESCRIPCION

1

COMPUERTA LOGICA AND

1

COMPUERTA LOGICA NAND

1

COMPUERTA LOGICA OR

1

COMPUERTA LOGICA NOR

1

COMPUERTA LOGICA NOT RESISTENCIAS Tabla 1 Lista de Materiales

Figura 11 Circuito Integrado Nor

III.C5

V. HERRAMIENTAS Y EQUIPOS

COMPUERTA LOGICA NOT (7404)

El circuito NOT es un inversor que invierte el nivel lógico de una señal binaria. Produce el NOT, o función complementaria. Si la variable binaria posee un valor 0, la compuerta NOT cambia su estado al valor 1 y viceversa.

 Protoboard  Cuaderno

HERRAMIENTAS:  Fuente DC.  Multímetro.

VI. DESARROLLO DE LA PRÁCTICA. Figura 12 Tabla de Verdad

A)

COMPUERTA AND B

0 0 1 1

Q

0 1 0 1

0 0 0 1

UNIVERSIDAD POLITECNICA SALESIANA

4

VCC 5V

VCC 5V

A

B

A U1A

B U3A

Q

7408N

R3 1kΩ

Q

7400N

R6 1kΩ

+

R1 1kΩ

+

5.000

R2 1kΩ

V

R4 1kΩ

-

LED3

V

0.000

R5 1kΩ

-

LED1

Figura 17 Simulación Compuerta Nand Figura 14 Simulación Compuerta And

C)

COMPUERTA OR

VCC 5V

A

B

0 0 1 1

B U1A

0 1 0 1

Q

0 1 1 1

Q VCC 5V

R3 1kΩ

7408N

+

R1 1kΩ

0.000

R2 1kΩ LED1

V

-

A

B U6A

7432N

Figura 15 Simulación Compuerta And

B)

COMPUERTA NAND

0 0 1 1

0 1 0 1

R8 1kΩ

1 1 1 0

LED2

B U6A

B

7432N

7400N

Q

Q R9 1kΩ +

R7 1kΩ

R6 1kΩ

R8 1kΩ

5.000 -

LED2

+

R4 1kΩ

R5 1kΩ

V

VCC 5V

A

U3A

5.000 -

Figura 18 Simulación Compuerta Or

Q

VCC 5V

A

R9 1kΩ +

R7 1kΩ

B

Q

5.000

V

-

LED1

Figura 16 Simulación Compuerta Nand

Figura 19 Simulación Compuerta Or

V

UNIVERSIDAD POLITECNICA SALESIANA

D)

5

COMPUERTA LOGICA NOR B

0 0 1 1

VCC 5V

U13A

Q

0 1 0 1

1 0 0 0

A

74LS04N

R19 1kΩ +

0.045u

V

-

LED7

VCC 5V

Figura 23 Simulación Compuerta Not A

B

VII. CONCLUSIONES Y RECOMENDACIONES

U8A

Q

En la práctica realizada pudimos observar cómo se cumple las tablas de verdad comprobando cada una con la simulación realizada lo que nos llevaría a entender el funcionamiento y comportamiento de una compuerta en la realidad.

R12 1kΩ

7402N

+

R10 1kΩ

5.000

R11 1kΩ

V

-

LED4

VIII. REFERENCIAS BIBLIOGRAFICAS. Figura 20 Simulación Compuerta Nor

[1] [1] Curso práctico de Electrónica Digital, circuitos integrados y microprocesadores CEKIT, Volumen 1. Felipe Gonzales G. CEKIT S.A 1993. Pereira – Colombia.

VCC 5V

A

B U8A

Q R12 1kΩ

7402N

+

R10 1kΩ

0.000

R11 1kΩ

V

-

LED4

Figura 21 Simulación Compuerta Nor

E)

COMPUERTA LOGICA NOT Q

A

0 1 VCC 5V

1 0

U13A

A

74LS04N

R19 1kΩ +

5.000 -

LED7

Figura 22 Simulación Circuito Not

V