• Author / Uploaded
• marta19881988

Citation preview

2008

Roberto Cadelo Blanco – Rubén Bello Campos / Martes @ Grupo 4

Memorias DRAM : Esta práctica se corresponde a la nº6 del programa del curso de Laboratorio de Electrónica Digital. Dividiremos la memoria en diversas secciones a tratar:

Sección 1: Descripción de objetivos y especificación [ páginas …1-2] Sección 2: Análisis teórico [páginas…2-5 ]

En esta sección se realiza el diseño del sistema y/o el análisis del comportamiento esperado del mismo. Sección 3: Realización [páginas …5-8 ] Descripción de los pasos seguidos y resultados obtenidos. Sección 4: Discusión [páginas… 8] Comparación entre los resultados obtenidos y esperados. Justificación de posibles discrepancias. Descripción de problemas encontrados.



DESCRIPCIÓN DE OBJETIVOS Y ESPECIFICACIÓN:

ESPECIFICACIÓN: Utilizando chips DRAM de 1Mbit diseñar y acceder a distintas posiciones de: -Memoria DRAM de 1Mbit x 2 (Parte A) -Memoria DRAM de 2Mbit x 1 (Parte B) OBJETIVOS :

1

2008

Roberto Cadelo Blanco – Rubén Bello Campos / Martes @ Grupo 4

- Experimentar con sistemas MSI-LSI secuenciales. - Aprender a utilizar hojas de características de circuitos comerciales. - Profundizar en el uso del analizador lógico/generador de patrones. ANÁLISIS TEÓRICO: Empecemos determinando nuestra posición de acceso a las memorias: 

Parte A (1Mbx2)

 A  2 (Martes)   B  4 (Grupo) Escribir un 1 en: A 1024  B  2 1024  4  2052(10  100000000100( 2

Escribir un 3 en: B 1024  A  4 1024  2  4098(10  1000000000010 ( 2

Leer dichas direcciones.



Parte B (2Mbx1)

1

2008

Roberto Cadelo Blanco – Rubén Bello Campos / Martes @ Grupo 4

 A  2 (Martes)   B  4 (Grupo) Escribir un 1 en: A 1024  B  2 1024  4  2052(10  100000000100 ( 2

Escribir un 0 en: 1048576   B  1024  A  1048576   4  1024  2   1052674 (10  100000001000000000010

Leer dichas direcciones. Una vez que tenemos las direcciones de memoria y a partir de los datasheet de los chips DRAM, vamos a determinar los patrones a partir de los cuales realizaremos el WRITE/READ en la misma, hay que tener en cuenta que los tiempos que habrá que respetar. Consideraremos un tiempo de 40 ns entre columnas adyacentes en las tablas o lo que es lo mismo, un tiempo de muestreo de 40 ns en el analizador lógico. 1. Parte A (1Mbit x 2) WRITE Not RAS

1

1

0

0

0

0

1

1

1

0

0

0

0

1

1

1

Not CAS

1

1

1 1

0

1

1

1

1

1

1

0

1

1

1

1

A0

0

0

0 0

0

0

0

0

0

0

0

0

0

0

0

0

A1

1

1

1 0

0

0

0

0

0

0

1

1

1

1

1

1

A2

0

0

0 1

1

1

1

1

1

1

0

0

0

0

0

0

D0

0

0

0 0

0

0

0

0

0

1

1

1

1

1

1

1

D1

1

1

1 1

1

1

1

1

1

1

1

1

1

1

1

1

Q0

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

Q1

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

1

Not W

0

0

0 0

0

0

0

0

0

0

0

2008

Roberto Cadelo Blanco – Rubén Bello Campos / Martes @ Grupo 4

0

0

0

0

0

READ

Not RAS

1

1

0 0

0

0

1

1

1

0

0

0

0

1

1

1

Not CAS

1

1

1 1

0

1

1

1

1

1

1

0

1

1

1

1

A0

0

0

0 0

0

0

0

0

0

0

0

0

0

0

0

0

A1

1

1

1 0

0

0

0

0

0

0

1

1

1

1

1

1

A2

0

0

0 1

1

1

1

1

1

1

0

0

0

0

0

0

D0

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

D1

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

Q0

0

0

0 0

0

1

0

0

0

0

0

0

0

0

0

0

Q1

0

0

0 0

0

0

0

0

0

0

0

0

1

0

0

0

Not W

1

1

1 1

1

1

1

1

1

1

1

1

1

1

1

1

2. Parte B (2Mbit x 1) WRITE Not RAS

1

1

0 0

0

0

1

1

1

0

0

0

0

1

1

1

1

1

1 1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1 1

1

1

1

1

1

1

1

0

1

1

1

1

0

0

0 0

0

0

0

0

0

0

0

0

0

0

0

0

A1

1

1

1 0

0

0

0

0

0

0

1

1

1

1

1

1

A2

0

0

0 1

1

1

1

1

1

1

0

0

0

0

0

0

Q0

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

D0

1

1

1 1

1

1

1

0

0

0

0

0

0

0

0

0

Not W

0

0

0 0

0

0

0

0

0

0

0

0

0

0

0

0

Not CAS1 Not CAS2 A0

1

2008

Roberto Cadelo Blanco – Rubén Bello Campos / Martes @ Grupo 4

READ Not RAS

1

1

0 0

0

0

1

1

1

0

0

0

0

1

1

1

1

1

1 1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1 1

1

1

1

1

1

1

1

0

1

1

1

1

0

0

0 0

0

0

0

0

0

0

0

0

0

0

0

0

A1

1

1

1 0

0

0

0

0

0

0

1

1

1

1

1

1

A2

0

0

0 1

1

1

1

1

1

1

0

0

0

0

0

0

Q0

0

0

0 0

0

1

0

0

0

0

0

0

0

0

0

0

D0

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

Not W

1

1

1 1

1

1

1

1

1

1

1

1

1

1

1

1

Not CAS1 Not CAS2 A0

Una vez que tenemos estos valores para los patrones de entrada, estamos ya en disposición de realizar el montaje y comprobación.



Realización :

Para realizar el montaje tenemos un PCB que integra dos memorias DRAM equivalentes al chip SMJ4C10245 (empaquetado JD, tiempo de acceso 100 ns: -10). La placa dispone de una serie de pines para su interconexión y la conexión con el dispositivo analizador lógico. Nomenclatura:

NC – No conectado NC – PC No conectado Pin cortado A9-3 - Address conectado a tierra

1

2008

Roberto Cadelo Blanco – Rubén Bello Campos / Martes @ Grupo 4

El resto de pines tienen una funcionalidad similar a los circuitos chip integrados con el mismo nombre.

Ahora:

1. 1 Mbx2 -2 entradas D (1 de cada chip) -2 pines salida datos Q (1 de cada chip) -bus de direcciones 3 bits (Cortocircuitamos los A0 A1 y A2 del chip 1 con los equivalentes del chip 2) -Señales de control (RAS, CAS y W) cortocircuitadas en cada chip1

2008

Roberto Cadelo Blanco – Rubén Bello Campos / Martes @ Grupo 4

2. 2Mbx1 -1 entada de datos D (cortocircuitando la de cada chip) -1 salida de datos Q (cortocircuitando la de cada chip) -bus de direcciones de 3 bits (igual que la parte anterior) -Señales de control (RAS y W) única (igual que la parte A) -2 señales CAS ( 1 de cada chip – trabajará como selector de chip, es decir el chip 1 alamacenará las primeras M palabras y el segundo chip las complementarias, de manera que las CAS habilitarán la entrada a 1 de ellos simultáneamente.

Hemos tratado previamente en este apartado el conexionado para cada una de las partes de la práctica seguida a cabo. Una vez hemos realizado el conexionado, vamos al analizador lógico para llevar a cabo la comprobación. Tomamos las siguientes señales como entradas ( Pattern Generator): -Señales de control (RAS , CAS , W) -Bus de direcciones (A0 A1 A2) -Entrada de datos D Y como salidas ( Logic Analyzer) que serán las que nos confirmen que el diseño está bien: -Salida de datos Q Entonces, una vez aclarado este punto y realizando las conexiones que hemos detallado antes y alimentando el circuito nos disponemos a comprobar y corroborar su comportamiento. Y vemos en la parte A que la salida Q0Q1 se corresponden a las que preveíamos para la lectura con lo

1

2008

Roberto Cadelo Blanco – Rubén Bello Campos / Martes @ Grupo 4

cual consideramos que es suficiente para corroborar que hemos realizado la escritura del 1 y del 3 en las posiciones determinadas. Y para la parte B vemos que la salida Qo única, se corresponde también a lo que dedujimos en el apartado de cálculo teórico donde generamos una serie de patrones en las entradas para la salida. Cabe citar que en la escritura es irrelevante el valor que tome la salida y en la lectura es irrelevante los datos de entrada. El cambio lectura escritura es accionado por las señales de control RAS CAS y W. 

Discusión:

Ya hemos comprobado la funcionalidad del circuito de WRITE/READ en memoria tanto 2x1 como 1x2. Durante el desarrollo de la práctica hemos experimentado un problema con el funcionamiento del circuito, más concretamente en la parte de 2Mb x 1. Concretamente la lectura / escritura del chip 2 de memoria era erróneo en algunos casos y tras analizar cuidadosamente el conexionado y los patrones llegamos a la conclusión que el defecto posiblemente proviniera de una falla en el circuito de memoria 2 a la hora de su conexionado en la PCB. Con la ayuda del profesor, apretamos dicho chip hacia la placa con el dedo y vimos que en ese caso el circuito respondía, lo cual nos hizo llegar a la conclusión que hemos comentado. Este ha sido el único inconveniente que hemos encontrado en el desarrollo. En cuanto a los resultados obtenidos, realmente estamos satisfechos porque son realmente iguales a lo que en un principio esperábamos.

1