• Author / Uploaded
• ENIC-AITCG

Citation preview

Instituto Tecnológico de Ciudad Guzmán

Estado actual de la lógica programable

CAPITULO 1

Introducción En la actualidad el nivel de integraci ó n alcanzado con el desarrollo de la microelectr ó nica ha hecho posible desarrollar sistemas completos dentro de un solo circuito integrado (SOC, system on chip), lo cual ha mejorado características como velocidad, consumo de potencia y área de diseño. Esto ha permitido obtener componentes est á ndares de mayor complejidad, la l ó gica programable permite independizar el proceso de fabricaci ó n del proceso de diseño

1.1 Dispositivos Lógicos Programables (PLD)

Los PLDs por sus siglas en ingl é s, favorecen la integración de aplicaciones y desarrollos l ógicos mediante el empaquetamiento en un circuito integrado; el resultado es la reducción de espacio físico, su implementación requiere una fase de programación que el diseñador suele realizar. El dise ñ o ASIC (circuitos integrados de aplicaci ó n especifica) domina las tendencias a nivel microelectr ónica, su diseño solo es adecuado a alto volumen de producción

Los FPGA (arreglos de compuertas programables en campo) y CPLD (complex PLD) ofrecen las mismas ventajas que un ASIC pero a un menor costo.

Tecnologías de fabricación Libertad

Full-custom

de dise ñ o, requiere todas las etapas de fabricación. Los riesgos y costos son muy elevados CONTIENE

Semi-custom Gate arrays

Estructura regular de dispositivos b á sicos, prefabricada( TRANSISTORES) solo necesita las ultimas etapas de fabricación. El dise ñ o esta limitado por la estructura prefabricada para cada familia de

No

Semi-custom standard cells

estructura prefabricada contiene BIBLIOTECA DE CELDAS Y M ó dulos precaracterizados y espec í ficos para cada tecnología. Libertad de diseño, el desarrollo exige un proceso de fabricación completo. Dispositivos

fabricados, se pueden personalizar desde el exterior mediante técnicas de programación. Lógica programable El dise ñ o se basa en bibliotecas y mecanismos espec í ficos de mapeado de funciones. Los PLDs se usan para remplazar a los SSI, MSI y VHSI

Dispositivo

Descripción

PROM

Programmable Read-Only Memory

PLA

Programmable Logic Array

PAL

Programmable Array Logic

GAL

Generic Array Logic

CPLD

Complex PLD

FPGA

Fields Program Gate array

1.1.1 Estructura interna de un PLD Los dispositivos antes mencionados est á n formados por arreglos o matrices fijas o programables excepto CPLD y FPGA estructurados mediante bloques l ó gicos configurables y celdas lógica de alta densidad. El PLD esta formado por compuertas AND y OR. a) Arreglo AND. Formado por varias compuertas AND interconectadas, las cuales cuentan con un fusible en cada punto de intersección, la programación consiste en fundir o apagar los fusibles.

Arreglo AND no programado

Arreglo AND programado

b) ARREGLO OR b) Arreglo OR. Formado por compuertas OR conectadas a un arreglo programable y contiene un fusible un cada punto de intersección. Arreglo OR

no programado

Arreglo OR programado

Dispositivos lógicos programables

La PROM no se utiliza como dispositivo lógico, sino como una memoria direccionable. El PLA se desarrollo para superar a la PROM, llamado también FPLA ya que el usuario y no el fabricante es quien la programa. El PAL se desarrollo para superar algunas limitaciones del PLA, como retardos provocados por la implementación de fusibles adicionales.

Arquitectura interna del PAL16L8

DIAGRAMA A BLOQUES DE UNA GAL

1.1.2 Arreglo Lógico Genérico (GAL) El GAL es similar al PAL, ya que se forma con arreglos AND programable y OR fijo, con una salida lógica programable. La principal diferencia entre los dos dispositivos es que el GAL es reprogramable y contiene configuraciones de salida programables. Usan la tecnología E2CMOS (ellectrically erasable CMOS), en lugar de tecnología bipolar

Programación de un arreglo GAL El GAL esta formado por celdas programables, cada fila se conecta a una entrada de la compuerta AND y cada columna a una variable de entrada y sus complementos. Cuando se programa una celda esta se activa mediante la aplicaci ó n de cualquier combinaci ó n de variables de entrada o sus complementos a la compuerta AND. Esto permite la implementaci ó n de cualquier función requerida.

Programación del dispositivo GAL

Arquitectura de un dispositivo GAL GAL22V10

Este circuito cuenta con 22 líneas de entrada y sus complementos, en total 44 variables de entrada (l í neas verticales) a cada compuerta AND. La intersecci ó n que forman las l í neas de entrada con los t é rminos del producto (l í neas horizontales), representa cada una de las celdas que se pueden programar para conectar una variable de entrada a una l í nea de t é rmino producto, donde es posible apreciar la forma de obtener la suma de productos

Arquitectura interna del GAL22V10

Suma de productos dentro de una GAL

Macroceldas lógicas de salida OLMC

Una OLMC (Output Logic Macrocell), esta formada por circuitos lógicos que se pueden programar como lógica combinacional o secuencial. Las configuraciones combinacionales se implementan por medio de programaci ó n, y en las secuenciales la salida resulta de un flip-flop. Una macrocelda del dispositivo GAL22V10 en general esta formada por un flip-flop y dos multiplexores.

Arquitectura de una OLMC GAL22V10

Puede haber de ocho a diecis é is entradas de las compuertas AND en la compuerta OR. Esto indica las operaciones producto que se pueden efectuarse en cada macrocelda. El multiplexor “1 de 4” conecta una de sus cuatro líneas de entrada al buffer triestado de salida, en funci ón de las líneas de selección S0 y S1. El multiplexor “1 de 2” conecta por medio del buffer de salida del flip-flop o la salida del buffer triestado al arreglo AND, esto se determina por medio de S1. Cada una de las líneas de selección se programa mediante un grupo de celdas especiales que se encuentran en el arreglo AND.

1.2 Dispositivos lógicos programables de alto nivel de integración Los PLDs de alto nivel de integración se crearon con el fin de integrar mayor cantidad de dispositivos en un circuitos (soc). Se caracterizan por la reducción de espacio y costo, adem á s de ofrecer una mejora sustancial en el dise ñ o de sistemas complejos, dado que incrementan la velocidad y las frecuencias de operación. Brindan a los dise ñ adores la oportunidad de enviar productos al mercado con mayor rapidez y les permite realizar los cambios en el diseño sin afectar la lógica interna del dispositivo, ya que son programables en el campo.

1.2.1 Dispositivos lógicos programables complejos CPLD Un circuito CPLD consiste en un arreglo de múltiples PLD agrupados como bloques en un chip, tambi é n se conocen como EPLD (Enhanced PLD), Super PAL, Mega PAL, etc. Se califican como de alto nivel de integraci ón, ya que tienen una gran capacidad de unos 50 PLD’s sencillos. Cada CPLD contiene m ú ltiples bloques l ó gicos conectados por medio de se ñ ales canalizadas desde la interconexi ó n programable (PI). PI se encarga de interconectar los bloques l ó gicos y los bloques de entrada/salida del dispositivo sobre las redes apropiadas.

Arquitectura básica de un CPLD

Los bloques l ó gicos (celdas generadoras), est á n ormadas por un arreglo de productos de t é rminos que mplementa los productos efectuados en las compuertas AND, unto con un esquema de distribuci ó n de t é rminos que permite crear las sumas de los productos provenientes del arreglo AND y por macroceldas. El tama ñ o de los bloques determina cuanta l ó gica se puede implementar dentro del CPLD, es decir, la capacidad del dispositivo.

Bloque lógico programable

PI INTERCONEXION PROGAMABLE SE APLICAN ACCIONES ESTABLECIDAS CREA SUMA DE ARREGLOS AND APLICAN LOGICA SECUENCIAL O COMBINACIONAL

a) Arreglos de productos de términos. Es la parte del CPLD que identifica el porcentaje de t érminos implementados por cada macrocelda y el numero máximo de productos de términos por bloque lógico.

b) Esquema de distribución de términos. Es el mecanismo utilizado para distribuir los productos de t é rminos a las macroceldas, se realiza mediante el arreglo programable de compuertas OR de un PLD.

30

a) Macroceldas. Están configuradas internamente por flipflops y un control de polaridad que habilita cada afirmaci ó n o negaci ó n de una expresi ó n. Los CPLD suelen tener macroceldas de entrada/salida, de entrada y ocultas, mientras que los PLD solo tienen macroceldas de entrada/salida. Cada uno de los bloques lógicos que conforman el dispositivo se expresan en t é rminos del n ú mero de macroceldas que contiene.

1.2.2 Dispositivos de compuertas programables en campo (FPGA) Los dispositivos FPGA se basan en lo que se conoce como arreglos de compuertas, consisten en la parte de la arquitectura que contiene tres elementos configurables: bloques l ó gicos configurables (CLB), bloques de entrada/salida (IOB) y canales de comunicación. A diferencia de los CPLD, la densidad de los FPGA se establece en cantidades equivalentes a cierto n ú mero de compuertas.

Un FPGA está formado por arreglos de bloques l ógicos configurables (CLB), que se comunican entre ellos y con las terminales de entrada/salida (E/S) por medio de alambrados llamados canales de comunicaci ó n. Cada FPGA contiene una matriz de bloques l ó gicos id é nticos, conectados por medio de líneas metálicas que corren vertical y horizontalmente entre cada bloque.

Arquitectura básica de un FPGA

Los bloques l ó gicos (celdas generadoras de funciones), est á n configurados para procesar cualquier aplicaci ó n l ó gica. Estos bloques tienen la caracter í stica de ser funcionalmente completos, permiten la implementación de cualquier función booleana representada en forma de suma de productos. El dise ñ o l ó gico se implementa mediante bloques conocidos como generadores de funciones o LUT (Look Up Table), los cuales permiten almacenar la lógica requerida. Cuando se aplica alguna combinación en las entradas de la LUT, el circuito la traduce en una direcci ó n de memoria y env í a fuera del bloque el dato almacenado en esa dirección.

Arquitectura de un bloque lógico configurable FPGA

En un dispositivo FPGA, los CLB est á n ordenados en arreglos de matrices programables, llamadas PSM (Programable Switch Matrix), la matriz se encarga de dirigir las salidas de un bloque a otro. Las terminales de entrada y salida del FPGA pueden estar conectadas directamente al PSM o CLB, o se pueden conectar por medio de vías o canales de comunicación. EL CPLD y FPGA, utilizan bloques lógicos en su fabricación. La diferencia entre ellos radica en el número de flip-flops utilizado, el FPGA es rica en registros y el CPLD mantiene una baja densidad de ellos.

Características Arquitectura Densidad Funcionalidad

CPLD

FPGA

a un PLD Más combinacional

los arreglos de compuertas Más registros  RAM

Baja

Media

Similar

a media

Trabajan

a frecuencias superiores a 200 MHz

Similar a

a alta

Depende

de la aplicación (arriba de los 135 MHz) Arquitectura

Contadores

Aplicaciones

rápidos Maquinas de estado Lógica combinacional

de

computadoras Procesadores digitales de señal (DSP) Diseños con registros

1.3 Ambiente de desarrollo de la lógica programable Una de las ventajas al dise ñ ar sistemas digitales mediante dispositivos l ó gicos programables radica en el bajo costo de los recursos requerido para el desarrollo de estas aplicaciones. El soporte básico se encuentra formado por una computadora, un programador de dispositivos lógicos y el software de aplicación. Diversos programas CAD (dise ñ o asistido por computadora), como PALASM, OPAL, PLP, ABEL, CUPL, se encuentran disponibles para la programaci ó n de dispositivos lógicos.

Compilador lógico PALASM (PAL Asembler: ensamblador de PAL)

Características Creado por la compañía Advances Micro Devices (AMD). Desarrollado unicamente para aplicaciones con dispositivos PAL Acepta el formato de ecuaciones booleanas Utiliza cualquier editor que grabe en formato ASCII.

Compilador lógico

Características

OPAL (Optimal PAL language:lenguaje de optimizacion para arreglos programables.)

Desarrollado por National semiconductors se aplica a dispositivos PAL y GAL Formato para usar lenguaje de maquinas de estado equaciones booleanas de distintos niveles, tablas de verdad o cualquier conbinacion entre ellas. Disponible en vercion estudiantil y profecional (OPAL Jr y OPAL Pro)

Compilador lógico PLPL (Programable Logic Programming Language: Lenguaje de progaramacion de logica programable)

Características Creado por AMD Introduce el concepto de jerarquias en sus dieños Formatos multiples (ecuaciones booleanas, tablas de verdad, y diagramas de estado y las combinaciones entre estos.) Aplicaciones en PAL y GAL

Compilador lógico

Características

ABEL (Advanced boolean exprecion language: lenguaje avansado de expreciones booleanas)

Creada por data I/O Corporation Programa cualquier tipo de PLD (version 5.0) Proporciona tre formatos diferentes de entrada: ecuaciones booleanas, tablas de verdad, y diagramas de estado. Es catalogado como un lenguaje avanzado de HDL(lenguaje de descripcion en hardware)

Compilador lógico

Características Creado

CUPL (Compiler Universal Programmable Logic)

por AMD para el desarrollo de diseños complejos. Presenta una total independencia del dispositivo. Programa cualquier tipo de PLD. Facilita la generación de descripciones lógicas de alto nivel. Es catalogado como HDL.

Estos programas (compiladores l ó gicos) tienen una funci ó n en común: procesar y sintetizar el diseño lógico que se va a introducir a un PLD mediante un método especifico.

Método tradicional de diseño con lógica programable La manera más tradicional de diseñar con lógica programable, parte de la presentaci ó n esquem á tica del circuito que se requiere realizar y luego se define la soluci ó n del sistema por el m é todo adecuado

Las ecuaciones que rigen el comportamiento del sistema se encuentran derivadas en función de las salidas x1 y x2 del circuito. Una vez que se obtienen estas ecuaciones, el siguiente paso es introducir en la computadora el archivo fuente o de entrada; es decir, el programa que contiene los datos que permitir á n al compilador sintetizar la lógica requerida. Después se especifica el dispositivo PLD que se va a utilizar, la numeraci ó n de los pines de entrada y salida, y las variables de diseño. Por último, se define la función lógica en forma de ecuaciones booleanas o cualquier formato que acepte el compilador.

Diseño del circuito en PALASM

El siguiente paso consiste en la compilación del diseño, el cual radica en localizar los errores de sintaxis o de otro tipo, cometidos durante la introducci ón de datos al archivo fuente. El compilador procesa y traduce el archivo fuente y minimiza las ecuaciones. El dise ñ o se ha simulado utilizando un conjunto de entradas y sus correspondientes valores de salida conocidos como vectores de prueba. Durante este proceso se comprueba que el dise ñ o funcione correctamente antes de introducirlo al PLD. Si se detecta algún error en la simulación, se depura el diseño para corregir el error.

Una vez que el diseño no tiene errores, el compilador genera un archivo conocido como JEDEC (Joint Electronic Device Engineering Council). Este archivo indica al grabador cuáles fusibles fundir y cuáles activar, para que luego se grabe el PLD. Ciertos PLD (PROM, PAL, GAL) se programan usando el grabador de dispositivos lógicos, otros como CPLD y FPGA, presentan la caracter í stica de ser programables dentro del sistema ISP (InSystem Programmable). El método de diseño con lógica programable reduce de manera considerable el tiempo de diseño y permite al diseñador mayor control de los errores.

1.4 CAMPOS DE APLICACIÓN DE LA LOGICA PROGRAMABLE La lógica programable es una herramienta de diseño muy poderosa aplica en el mundo industrial y en proyectos universitarios .  En la actualidad los PLD´S mas sencillos como el GAL,PAL,PLA como reemplazos de los LSI y MSI hasta los potentes CPLD y FPGA que tienen aplicaciones en comunicaciones, computación, redes, medicina etc.. 

Los CPLD´S son recomendables en aplicaciones que requieren muchos ciclos de sumas de productos ya que se pueden introducir en el dispositivo para ejecutarse al mismo tiempo, lo que conduce a pocos retrasos Por otro lado el FPGA son recomendables en aplicaciones secuénciales que no suponen grandes cantidades de terminos producto. Aplicaciones en procesadores digitales (DSP)

Desarrollos recientes Una tarjeta basada en un FPGA de la compañía de xilinx corporation cuyo desarrollo permite el procesamiento de datos en paralelo a alta velocidad lo que reduce de datos intensivo. Una tarjeta CPLD Altera corporation que permite diversas aplicaciones en tiempo real como el filtrado digital y muchas otras de campo en procesamiento digital de señales.

EJEMPLO DE UN DISEÑO LOGICO PROGAMABLE COMPLETO

Compañía Andraca consultig group htpp://users.ids.net/r andraca/Inc Code logic http://home.intekom. com/codelogic/

Productos desarrollados con logica programable Procesadores

digitales de señales (DSP) Comunicaciones digitales Procesedores de audio y video Logica

configurable Control embebido

Compañias que incorporan logica programable en sus diseños

Compañía

Productos desarrollados con logica programable Modems

Botom line http://www.bltinc.com/

Commit`s services http://www.comit.com/ New horizonts GU http://netcomuk.com

de alta velocidad. Audio video, adquisicion de datos, y procesamiento de señales en general. Aplicaciones militares: criptografia, seguridad de comunicaciones, proyectos espaciales. Redes:

aplicaciones en protocolos TCP/IP comprecion de audio/video Multimedia: aplicacionnes en tiempo real. Digitalizadores,

camaras de video (120Mbytes/seg) video en tiempo real. Puertos paralelos de comunicaciones para PCs.

Compañía

Productos desarrollados con logica programable

Desing service Diseño de microprocesadores complejos segments Dispositivos para telecomunicaciones, DSP http://www.smartech. aplicaciones en diseños para control industrial. fi/

1.5 LA LOGICA PROGRAMABLE Y LOS LENGUAJES DE DESCRIPCION EN HARDWARE (VHDL)

Como consecuencia de la creciente necesidad de integrar un mayor numero de dispositivos en un solo circuito integrado , se desarrollaron nuevas herramientas de diseño que ayudan a integrar sistemas de mayor complejidad.

En los (50 ´ s) aparecieron lenguajes de descripci ó n en hardware (HDL) como una opci ó n de dise ñ o para el desarrollo de sistemas electr ó nicos elaborados. Durante los (70`s) surgieron lenguajes en el á rea industrial como IDL de IBM, TI-HDL de Texas Instruments, ZEUS de General Electric, etc., y en el ámbito universitario AHPL, DDL, CDL, ISPS.

En la década de los (80´s) surgieron lenguajes de descripción en hardware como VHDL , Verilog , Abel 5.0 , AHDL, permitieron abordar un problema lógico a nivel funcional (descripción de un problema conociendo solo las entradas y las salidas).

Una de las principales características de estos lenguajes radica en su capacidad para describir en distintos niveles de abstracción. Los niveles de abstracción emplean para clasificar los modelos HDL según el grado de detalle y precisión de sus descripciones.

Niveles de abstracción: Algorítmico : Relación entre las entradas y salidas del sistema, sin hacer referencia a la realización final. Transferencia de registros (RT): Partición del sistema en bloques funcionales sin considerar a detalle la realización final de cada bloque. Lógico de compuertas: El circuito se expresa en términos de ecuaciones lógicas de compuertas.

1.5.1 VHDL LENGUAJE DE DESCRIPCION DE HARDWARE En la actualidad el lenguaje de descripci ó n de hardware m á s utilizado a nivel industrial es el VHDL el cual es capaz de soportar el proceso de dise ñ o de sistemas electr ó nicos complejos, con propiedades para reducir el tiempo de diseño y los recursos tecnológicos requeridos.

El departamento de defensa de los Estados Unidos creó el lenguaje VHDL como parte de un programa “Very High Speed Integrated Circuits” (VHSIC). Apartir del cual se detectó la necesidad de contar con un medio est á ndar de comunicaci ó n y la documentaci ó n para analizar la gran cantidad de datos asociados para el dise ñ o de dispositivos de escala y complejidad deseados.

El IEEE public ó en diciembre de 1987 un est á ndar IEEEstd 1076-1987. Un año más tarde, surgió la necesidad de describir en VHDL todos los ASIC creados por el Departamento de Defensa, en 1993 se adopt ó el est á ndar adicional de VHDL IEEE1164.

1.5.2 VENTAJAS DEL DESARROLLO DE CIRCUITOS INTEGRADOS CON VHDL Notación formal: Permite su uso en cualquier diseño electrónico. Disponibilidad publica: VHDL es un est á ndar no sometido a patente por lo que cualquier empresa o institución lo puede utilizarla sin restricciones. Independencia tecnol ó gica de dise ñ o: VHDL se dise ñ o para soportar diversas tecnolog í as de diseño (PLD, FPGA, ASIC, Etc.)

Independencia de la tecnolog í a y proceso de fabricaci ó n: VHDL se creo para que fuera independiente de la tecnolog í a y del proceso de fabricación del circuito o del sistema electrónico. Capacidad descriptiva en distintos niveles de abstracción: ofrece simulación multinivel.

Uso como formato de intercambio de informaci ó n: Permite el intercambio de información a lo largo de todas las etapas del proceso de diseño. Independencia de los proveedores: Permite que las descripciones o modelos generados en un sitio sean accesibles desde cualquier otro.

Reutilización del código: permite reutilizar los c ó digos en diversos dise ñ os independiente de la tecnología (cmos, bipolar, etc..) para la que fueron generados e implementaci ó n (FPGA; ASIC, etc.)

Facilitaci ó n de la participaci ó n en proyectos internacionales: En la actualidad VHDL constituye el lenguaje est á ndar de referencia a nivel internacional, impulsando en sus inicios por el Departamento de Defensa de los Estados Unidos, uso obligatorio para el modelado de los sistemas y la documentaci ó n del proceso de dise ñ o. En Europa la situación es similar, de echo el n úmero de usuarios VHDL en Europa es mayor al de Estados Unidos.

1.5.3 Desventajas del desarrollo de circuitos integrados en VHDL El uso de una herramienta propuesta por alguna compa ñ í a en especial tiene caracter í sticas adicionales al lenguaje con lo que se pierde la libertad de diseño Se pretende que entre dise ñ adores que utilizan las distintas herramientas exista una compatibilidad entre sus dise ñ os , sin que esto requiera un esfuerzo importante en la traducción del código.

Debido a que VHDL es un lenguaje diseñado por un comité, presenta alta complejidad por lo que resulta un lenguaje difícil de aprender para un novato

1.5.4 VHDL en la actualidad La actividad que se ha generado entorno a VHDL es muy intensa, en Espa ña se han creado grupos de trabajo que realizan conferencias reuniones etc..,foros en Estados Unidos y Europa. El proceso de estandarizaci ó n no se detuvo con la primera versi ón del lenguaje ´ 87 si no que ha ido continuando con la nueva versión ´93 y constantes actualizaciones, mejoras y metodologías de uso.

1.6 COMPAÑIAS DE SOPORTE EN HARDWARE Y SOFTWARE Existen diversas compa ñ í as que fabrican PLD ´ s algunas ofrecen productos con caracter í sticas generales y otras introducen innovaciones en sus dispositivos A continuaci ó n se mencionan algunas de las mas importantes:

ALTERA CORPORATION Una de las mas importantes compa ñ í as de PLD ´ S que ofrece 8 familias en el mercado La capacidad de integraci ó n de cada familia var í a desde 300 hasta 1000,000 de compuertas utilizables por el dispositivo

Características generales de los dispositivos  Frecuencia de operación del circuito superior a las 175 Mhz y retardos de pin a pin de menos de 5ns.  Implementación de bloques de arreglos integrados (EAB) los cuales contienen funciones aritm é ticas como Multiplicadores, ALU y secuenciadores. Y funciones complejas con DSP (procesadores digitales de señales).

Programaci ó n del sistema ISP que permite programar los dispositivos montados en la tarjeta.  Mas de 40 tipos y tama ñ os de encapsulado incluyendo el TQFP (thin quad flat pack )  Operación multivoltaje, entre los 5 y 3.3 volts para máximo funcionamiento y 2.5 en sistemas híbridos. 



Potentes herramientas de software MAX+PLUS II que soporta todas las familias de dispositivos Altera as í como el est á ndar compatible con VHDL.

CYPRESS SEMICONDUCTOR 

Ofrece una amplia variedad de CPLD ´ S en dos familias; Ultra 37000 y FLASH370i. Cada una de estas familias ofrece la reprogramación en sistema (ISR) la cual permite reprogramar el dispositivo las veces que se quiera dentro de la tarjeta

Voltajes de operación de 5 o de 3.3v y en su interior contienen desde 32 hasta 128 macroceldas.  Ofrece su poderoso programa Warp basado en VHDL que simula de manera grafica el circuito programado 

CLEAR LOGIC En 1998 introdujo los dispositivos lógicos procesados por láser (LPDL) lo que reemplazó a la Compañía Altera pero a un costo y tama ñ os menores, esta tecnología puede disponer de arriba de 1000,000 de transistores para construir alrededor de 512 macroceldas. Primeras familias CL7000 Y CL7000E.

MOTOROLA

Empresa l í der en comunicaciones y sistemas electr ó nicos ofrece dispositivos FPGA y FPAA (Field Programmable Array Analog) estos dispositivos son los primeros campos programables para aplicaciones anal ó gicas utilizados en transporte, redes, computaci ó n y telecomunicaciones.

XILINX Lider en soluciones de lógica programable incluyendo C.I avanzados, herramientas en software para dise ñ o, funciones predefinidas y soporte de ingeniería. Esta compa ñ í a invent ó los FPGA dispositivos que ocupan m á s de la mitad del mercado mundial de PLD´S.



Reducen de manera significativa el tiempo requerido para desarrollar aplicaciones en las áreas de: computaci ó n, telecomunicaciones, redes, control industrial instrumentaci ó n, aplicaciones militares y para el consumo general.



Las familias de CPLD XC95000 y XC9500XL proveen dispositivos programables con características de 5 a 3.33 volts de operación , 36 a 288 macroceldas, 34 a 192 terminales de entrada y salida , y programación en sistema.

Las familias XC4000 y XC1700 de FPGA manejan voltajes de operaci ó n entre los 5 y 3.3 volts, una capacidad de integraci ó n arriba de las 40000 compuertas y programación en sistema.  Referente al software desarroll ó un importante herramienta llamada Foundation Series que soporta dise ñ os est á ndares basados en ABEL-HDL y en VHDL ofrece una versión estudiantil y profesional. 

Futuro de la lógica programable Algunas compa ñ í as buscan funcionalidad e integración de los circuitos a fin de competir en el mercado de los ASIC. Esto mejorar í a el costo por volumen, el ciclo de diseño y se disminuirá el voltaje de consumo.



Mejorar la reprogramación de los circuitos debido a que su implementación requiere muchos recursos f í sicos y tecnol ó gicos, por esta raz ó n se busca cambiar las metodolog í as de dise ñ o para incluir sistemas reprogramables por completo.



Algunos desarrollos cuentan con memoria RAM o microprocesadores integrados en la tarjeta de programación. La tendencia de algunos fabricantes es integrar estos recursos en un circuito.

COMPAÑIAS DE SOPORTE DE LOGICA PROGRAMABLE.

COMPAÑIA

PRODUCTOS DE HARDWARE

Altera

FPGA: Familias APEX MAX + PLUS II: 20K, FLEX 10K, FLEX Soporta VHDL Verilog 6000, y entrada esquemática MAX 9000, MAX 7000, MAX 5000 Y CLASSIC

Chip Express

LPGA (Laser Program Gate Array): CX3000, CX2000 y QYH500

QuICk Place&route: Diseños en base a vectores de prueba (CTV, Chip Express Test Vector) y VHDL

Clear Logic

LPLD (Laser-processed Logic Device): CL7000, CL7000E, CL7000S

Desarrollos basados en Altera.

Cypress Semiconductors PLD: GAL22V10

HERRAMIENTAS SOFTWARE

WARP: Soporta VHDL,

COMPAÑIA

PRODUCTOS DE HARDWARE

HERRAMIENTAS SOFTWARE

Motorola

FPAA (Field Programmable Analog Array): MPAA020

WARP: Soporta VHDL, Verilog y esquemáticos.

Vantis

FPGA: Familias MACH4 y MACH5

Easy analog: herramientas de diseño interactiva exclusiva para diseño con FPAA.

Quick-Logic

PAsic (Asic Programable) y la familia QL de FPGA

MACHXL: VHDL Y Verilog

Xilinx

CPLD: Familia XC9500 Xilinx Foundation Series: soporta ABEL-HDL, y y XC9500XL FPGAs familia XC400 y esquemática. XC1700