• Author / Uploaded
• Renato Trujillo

Citation preview

UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA ESCUELA PROFESIONAL DE ING. ELECTRONICA

INFORME DE RELOJ DIGITAL ASINCRONO TEMA: RELOJ DIGITAL ALUMNO/CODIGO: TRUJILLO ZULUETA RENATO ANGELO 1723325126 I.

INTRODUCCION Actualmente, en el campo de la Ingeniería, es común la utilización de dispositivos electrónicos y digitales, ya que facilitan la implementación de proyectos tales como un reloj, que mediante la utilización de estos, ha evolucionado de la forma análoga (mediante las manecillas) a visualizarnos mediante los números (visualización numérica). En la mayoría de las ramas de la Ingeniería, el reloj digital es un proyecto conocido y realizado en cursos básicos de sistemas digitales, arquitecturas de computadores, etc. Con este proyecto se pretende demostrar todo lo aprendido en dicho curso.

II.

OBJETIVOS 1. OBJETIVO GENERAL



Diseño de un reloj digital TTL utilizando componentes digitales.

2. OBJETJIVOS ESPECIFICOS  Descripción de dispositivos

electrónicos (Flip Flop J-K, decodificadores, compuertas, displays, etc.) y su respectivo funcionamiento.

III.

RESUMEN Con la utilización de decodificadores, compuertas lógicas y varios componentes electrónicos adicionales, se implementará un reloj digital que mediante un generador de pulsos, nos mostrará los segundos, minutos y horas en formato militar respectivamente. La visualización

de los segundos, minutos, y horas se hará mediante displays dobles de 7 segmentos.

IV.

MARCO TEORICO 

DECODIFICADOR: 74LS47 El decodificador integrado 74LS47 es un circuito lógico que convierte el código binario de entrada en formato BCD a niveles lógicos que permiten activar un display de 7 segmentos en donde la posición de cada barra forma el numero decodificado.



FLIP FLOP: 74LS76 Circuito Integrado TTL 74LS76, flip-flop J-K dual con preselección que ofrece pulsos individuales J, K, reloj pulsado, entradas de direct set y direct clear. Estos flip-flops dobles están diseñados para que cuando el reloj se pone ALTO, las entradas se activan y se aceptan datos. El nivel lógico de las entradas J y K funcionará de acuerdo con la Truth Table siempre que se observen tiempos mínimos de configuración. Datos de entrada se transfiere a las salidas en las transiciones de reloj HIGH-a-LOW.



COMPUERTAS LOGICAS: 74LS08 Son compuertas lógicas de tecnología TTL de bajo consumo. La 74LS08 posee 4 compuertas AND de dos entradas y 1 salida.



COMPUERTAS LOGICAS: 74LS00 La 74LS00N consta de 4 compuertas NAND-positivas de 2 entradas. Los dispositivos realizan la función booleana Y = (A • B)\ o Y = A\ + B\ en lógica positiva. Con estas compuertas lógicas podemos invertir una señal o generar una lógica para activar otro circuito integrado. También podemos construir una Bascula R-S Asincrona con un par de compuertas. El circuito 7400 y sus variantes es uno de los mas usados en electrónica, cuando hay que implementar funciones que usen muchas compuertas NAND y el circuito cuando no es casero o de pruebas se utilizan memorias PAL o GAL principalmente, que son unos circuitos integrados que podemos grabar el resultado en una matriz lógica programable mediante un programador universal. En los esquemas electrónicos podemos encontrarnos con dos símbolos diferentes de la compuerta NAND, los dos son equivalentes. El primero suele usarse más en los esquemas.



DISPLAY DE 7 SEGMENTOS El visualizador de siete segmentos (llamado también display) es una forma de representar números en equipos electrónicos. Está compuesto de siete segmentos que se pueden encender o apagar individualmente.

V.

LISTADO DE MATERIALES       

74LS47 74LS76 74LS00 74LS08 DISPLAY 7 SEG. ANODO COM. RESISTENCIA PULSADOR

VI.

SIMULACION Para llevar a cabo la simulación del reloj digital con Flip-Flop JK asíncrono se necesitó primero saber el funcionamiento de cada material usado en la simulación, por encima de todo, la del 74LS76, ya que dicho integrado, puesto en cascada con más integrados del mismo tipo, forman un divisor de frecuencia, lo cual se usa para lograr el conteo deseado.

DIVISION POR BLOQUES (horas, minutos y segundos) 1. La realización de la primera parte(segundos) se lleva a cabo gracias a un generador de ondas cuadradas, que lleva de periodo 1s, lowhigh-low, lo cual activa el primero 74LS76 mediante un flanco de bajada; al estar conectado las entradas J y K directo al voltaje positivo, ello hace que las entrada, a nivel binario, tomen el valor

de 1, por lo que el 74LS76 al estar activado, manda un 1 a su lado ; por el contrario, mientras el clock no realice un flanco de bajada, no se activará el 74LS76. Entonces al tener varios 74LS76 se necesitara una tabla para los diferentes estados siguientes de cada Flip-Flop JK

teniendo los valores de cada salida en función de cada una de sus entradas, se puede llevar a cabo las conexiones. Ahora analizamos la primera parte del circuito:

Al estar el clock en low-high-low, todos los 74LS76 están desactivados al comienzo de la simulación; sin embargo, cuando realice el flanco de bajada, lo cual activa el 74LS76, estando sus entradas en 1 lógica, el 74LS76 bota una salida de 1 lógica, lo cual no activa los siguientes 74LS76, por lo tanto, el decodificador tendría una entrada 0001, lo cual, equivale a 1 en decimal y eso se proyecta en el display. Analizando el circuito paso a paso, se llega a inducción de que cada 74LS76 viene a ser un clock para el siguiente 74LS76, para un mayor entendimiento se graficara mediante trenes de pulso:

Analizamos el circuito para las unidades de segundo: Ahora, el conteo de los cuatro 74LS76 llega hasta el 16 en decimal; sin embargo, el que conteo que nosotros necesitamos para las unidades de segundo, es de 0 a 9; por lo tanto tenemos que condicionar el límite del conteo haciendo uso del 74LS00 para que detecte cuando el conteo llega a 10 y lo resetee a 0, esto se logra conectado la salida del segundo 74LS76 y del cuarto 74LS76 a las

entradas del 74LS00, porque al estar las salidas de dichos flip-flops en 1, hace una entrada lógica de 1010, 10 en decimal; por lo tanto el 74LS00 tendría una salida de 0 y eso activaría el reset de cada 74LS76 de las unidades de segundo.

Analizamos el circuito para las décimas de segundo Se conecta la salida del 74LS00 a la entrada del primero 74LS76 del circuito para las décimas de segundo, ya que cada vez que se resetee nosotros vamos a querer que mande un pulso lo cual active dicho circuito para que aumente en uno, pero siendo las décimas de segundo, solo se puede llegar a un conteo máximo de 0101, 5 en decimales, por lo tanto, se condiciona el dicho circuito para que cuando llegue a 0110, 6 en decimales, el conteo, se resetee a 0. Para lograr dicho propósito, se hace uso de un 74LS00 que toma de entradas, la salida del segundo y tercer 74LS76 de dicho circuito, lo cual mandaría 1 lógico a las entradas del 74LS00, por lo tanto, de salida tendría un 0 lógico lo cual activaría el reset de cada 74LS76 de dicho circuito. Se conecta la entrada del primer 74LS76, de dicho circuito, a una fuente de voltaje y a tierra; sin embargo, entre la entrada y tierra se conecta un pulsado para que mande flancos de bajada y al mismo, como la entrada está conectada al reset, aumente en 1 las décimas de segundo y resetea las unidades de segundo.

Analizamos la segunda parte del circuito: La segunda parte del reloj (minutos), es idéntica a la primera (segundos), con la diferencia de que la entrada del primer 74LS76 de las unidades de minutos, viene dada por la salida del 74LS00 del circuito de las décimas de segundo y la entrada del primer 74LS76 de las decimas de minutos viene de la salida del 74LS00 de las unidades de minuto; después, tanto la forma de conectar en cascada los 74LS76 y las condiciones son iguales. Para una mayor satisfacción del proyecto se usó el mismo diseño del disparador de flancos de bajada que se usó en la entrada del primer 74LS76 del circuito de las decenas de segundo.

Analizamos la tercera parte del circuito: La entrada del primer 74LS76 de las unidades de hora viene dada por la salida del 74LS00 que usamos en las decenas de unidades; por lo tanto dividiremos las horas en dos partes: Analizamos el circuito para las unidades de horas El circuito para las unidades de horas, se construyes de la misma forma que ha estado llevando a cabo en los segundos y minutos; sin embargo, para este caso, no solo se necesita condicionar que las unidades de horas se reseteen en 9, sino que también se va a necesitar que se resetee en 4, pero cuando este al mismo tiempo el 2 en la decenas de horas.

Analizamos el circuito para las decenas de horas En esta parte, la diferencia en que las decenas de horas, no pueden pasar de 0010, 2 en decimales y, además, debe resetearse cuando el conteo de las unidades de horas llegue a 4 y, al mismo tiempo, las decenas de horas lleguen a 2.

-Para llegar a la solución de la condición en las horas, hacemos uso de la combinación del 74LS00 y 74LS08, ya que las unidades de horas deben, también, resetearse en 9. Para la condición del reseteo en 9 de las unidades de horas, conectamos las salidas del segundo y cuarto 74LS76 a las entradas del 74LS00; y, conectamos las salida del tercer 74LS76 de las unidades de horas y la salida del segundo 74LS76 de las decenas de horas, a las entrada del 74LS00 y conectamos su salida de dicho integrado al reset de todos los 74LS76 de las decenas de horas, para la condición de que no llegue al 24. Sin embargo, ambas condiciones se deben ejecutar, por lo tanto hacemos uso del 74LS08 conectando la salida de ambos 74LS00 usados anteriormente, a las entradas del 74LS08 y la salida de este integrado, al reset de todos los 74LS76 de las unidades de horas.

Analizando la tabla de verdad del 74LS08, se deduce que al enviar un 0 a una de sus entradas, su salida siempre es 0. Este análisis se va a usar para la resolución de las condiciones de las horas; cuando llegue a 10 el conteo del circuito de las unidades de tiempo, el 74LS00 mandará un 0 lógico al 74LS08, y por lo analizado anteriormente, su salida del 74LS08 será 0 lógico, lo cual activará el reset de todos los 74LS76 de las unidades de tiempo; sin embargo no afectará el reset de las decenas de horas, ya que la otra entrada puede ser 0 o 1 lógico. Para la condición de que no llegue a 24 el conteo de las decenas de tiempo, cuando el conteo de las unidades de tiempo este en 0100 y el conteo de las decenas de tiempo estén en 0010, el 74LS00 mandara un 0 lógico de su salida a los reset de cada 74LS76 de las decenas de horas

y, también, a la entrada del 74LS08, por lo tanto la salida del 74LS08 será 0 lógico, lo cual activara el reset de todos los 74LS76 de las unidades de horas; por lo tanto, se reiniciara todo el conteo.

VII. CONCLUSIONES  

Se diseñó satisfactoriamente el reloj digital utilizando componentes digitales básicos. Se conoció el funcionamiento de cada uno de los dispositivos digitales

VIII. BIBLIOGRAFIA  http://www.taringa.net/posts/cienciaeducacion/135 00228/Reloj-digital-de-24-horas-Probado.html  http://www.taringa.net/posts/cienciaeducacion/130 94992/Reloj-Digital-tipomilitar-con-7490-sincompuertas.html  http://www.educarchile.cl/UserFiles/P0029/File/Obje tos_Didacticos/ELO_02_TEL/Recursos_Conceptuales/ SN54LS90J.pdf  http://www.educarchile.cl/UserFiles/P0029/File/Obje tos_Didacticos/ELO_02_TEL/Recursos_Conceptuales/ NE555.pdf