• Author / Uploaded
• Programa Ingeniería de Sistemas

Citation preview

FUNDACIÓN UNIVERSITARIA KONRAD LORENZ-INGENIERÍA DE SISTEMAS

LABORATORIO No. 6 FLIP-FLOP J-K

ELEMENTOS DEL COMPUTADOR Profesor: Héctor Arturo Flórez Fernández

Presentado por: Javier Mauricio Gamboa Salgado Código: 544004

Facultad de Ingeniería de Sistemas

Fundación Universitaria Konrad Lorenz Bogotá D.C. 2007

FUNDACIÓN UNIVERSITARIA KONRAD LORENZ-INGENIERÍA DE SISTEMAS

OBJETIVOS Esta práctica tiene como objetivo principal la realización del diseño de un circuito en discreto que permita observar el comportamiento de un FLIP-FLOP JK mediante la visualización de los valores de SET y RESET en dos (2) diodos LED. Para esto es necesario tener claro los conceptos de funcionamiento y aplicación del circuito LATCH R-S, del circuito antirebote y del circuito LATCH final del FLIP-FLOP. En esta práctica se utilizará una serie de circuitos integrados que permitirán implementar las diferentes etapas de este laboratorio. En la etapa de implementación del circuito obtenido en el desarrollo teórico del ejercicio es necesario tener el conocimiento previo de los componentes a utilizar así como de sus propiedades. También debe existir una etapa de pruebas en la cual se determine el éxito del diseño o la reevaluación del mismo.

FUNDACIÓN UNIVERSITARIA KONRAD LORENZ-INGENIERÍA DE SISTEMAS

DISEÑO DE LA SOLUCIÓN Análisis del problema. Esta implementación se divide en dos etapas; la etapa del antirebote y la etapa del circuito detector de flancos que alimenta el circuito LATCH final del FLIP-FLOP. Circuito antirebote. Físicamente cualquier superficie que mediante una fuerza entre en contacto con otra presenta un rebote. Llevado este comportamiento al caso de un Switch que se activa, este rebote se presenta aunque las longitudes de estos saltos sean demasiado pequeñas. A pesar de esto, este fenómeno causa un gran impacto en circuitos de alta precisión dado que una señal o un dato puede perderse por una fracción de tiempo. En este laboratorio se necesita una alta precisión en cuanto a los valores lógicos de las entradas y a los tiempos de propagación del circuito. Por esto se debe implementar un circuito antirebote que se basa en una aplicación del LATCH R-S. En la siguiente figura se muestra el esquema del circuito y de las señales de entrada y de la salida Q obtenidas del mismo.

FUNDACIÓN UNIVERSITARIA KONRAD LORENZ-INGENIERÍA DE SISTEMAS

El funcionamiento es muy sencillo, pero para comprenderlo más fácilmente es necesario conocer la tabla de valores que presenta el LATCH R-S. Entradas

Salidas

R

S

Q

0

0

0

1

1

0

1

0

0

1

1

1

0

0

Q

No cambio

Cuando el Switch (Tres pines – dos posiciones) está en la posición inicial (R = 1, S = 0) la salida en Q es 0. Cuando cambia de posición (R = 0, S = 1), la señal de salida en Q es 1. Pero sufre el rebote en el cual no hay voltaje ni en R ni en S con lo que se presenta un no cambio en la salida Q. Al hacer contacto nuevamente aparece un 1 en Q y así sucesivamente. Por lo tanto se tiene una señal de salida “pura” de aproximadamente 5V. Detector de flancos y circuito LATCH final del FLIP-FLOP. El circuito LATCH final del FLIP-FLOP fue diseñado como se muestra en la siguiente figura.

Así mismo la tabla de valores del circuito es la siguiente: Entradas

Salidas

En

K

J

X

0

0

Q

Q

No cambio

FUNDACIÓN UNIVERSITARIA KONRAD LORENZ-INGENIERÍA DE SISTEMAS

0

X

X

No cambio

1

0

1

1

1 1

1 1

0 1

0 1 Basculación

0

Estos valores de salida son ideales excepto por el estado en que K y J tienen valor de 1. En este caso se presenta una basculación, que consiste en una serie de cambios de estado en las salidas de forma incontrolada. Para que el circuito solo bascule una vez, es decir, cambie el estado de las salidas solo una vez, se creará un circuito denominado detector de flancos que provea un valor lógico de 1 por el tiempo de propagación total del circuito LATCH final. Cabe anotar que las compuertas de tecnología TTL tienen un tiempo de propagación de 10ns entre la entrada y la salida por lo tanto el circuito LATCH final tendrá un tiempo de propagación total de 40ns dado a que fue realizado con dos compuertas AND en cascada y no con una compuerta AND de tres entradas. Dado lo anterior es necesario crear un detector de flacos que provea con un 1 lógico al circuito LATCH final solo por 40ns. Por esto no solo basta con realizar la aplicación de los tres negadores que proporcionan un tiempo de 30ns sino que se necesita anteceder una compuerta OR que proporcione los 10ns restantes antes de la cadena de negadores tal como se muestra en la siguiente figura.

Nótese que la conexión de una de las entradas de la compuerta OR a tierra asegura que el valor de salida de la misma sea el mismo valor de la otra entrada. Este valor de entrada es denominada Clock (Reloj). El flanco obtenido y con el cual trabaja este circuito se denomina flanco de bajada.

FUNDACIÓN UNIVERSITARIA KONRAD LORENZ-INGENIERÍA DE SISTEMAS

Simulación. Para llevar a cabo la simulación de la implementación del circuito se utilizó la herramienta Circuit Maker 2000. Anexo al archivo de este documento se encuentra un archivo llamado Práctica_6.ckt en el cual se encuentra el modelo del circuito completo. Sin embargo a continuación se muestra el dibujo del circuito obtenido de este software.

FUNDACIÓN UNIVERSITARIA KONRAD LORENZ-INGENIERÍA DE SISTEMAS

CONCLUSIONES Este laboratorio presentó una serie de retos que permitieron realizar un análisis preciso para lograr los tiempos indicados. En primera instancia se realizó la implementación del circuito antirebote que tiene una gran importancia en la aplicación de circuitos electrónicos dado que genera una señal “pura” de la señal de entrada. Luego se conoció e implementó el circuito detector de flancos que tiene una aplicación en circuitos que necesiten cierto valor lógico por una fracción de tiempo y por último se aplicó un LATCH que en conjunto con las etapas anteriores permitió conocer el funcionamiento de un FLIP-FLOP JK. Por último, fue de gran importancia conocer los comportamientos de los circuitos utilizados para obtener una implementación exitosa respecto al diseño realizado previamente.