• Author / Uploaded
• Santiago Muñoz

Citation preview

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Parcial - Escenario 4

Fecha de entrega 13 de abr en 23:55 Límite de tiempo 90 minutos

Puntos 75

Preguntas 20

Disponible 10 de abr en 0:00 - 13 de abr en 23:55 4 días

Intentos permitidos 2

Instrucciones

Volver a realizar el examen

Historial de intentos

MÁS RECIENTE

Intento

Hora

Puntaje

Intento 1

42 minutos

64.18 de 75

https://poli.instructure.com/courses/21582/quizzes/71722

1/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

 Las respuestas correctas ya no están disponibles. Puntaje para este intento: 64.18 de 75 Entregado el 11 de abr en 21:29 Este intento tuvo una duración de 42 minutos.

3.75 / 3.75 pts

Pregunta 1

Una expresión “producto de sumas” (POS, product of sums) está conformada por varios términos suma (suma booleana) de literales que se agrupan en un producto booleano. Dado el siguiente circuito:

Se podría decir que: Es el resultado de los maxtérminos M2

y M5

, es decir ¯ ¯ ¯ Y = (A + B + C )(A + B + C )

Esta expresión se puede obtener directamente del circuito. Al existir una compuerta AND antes de la salida del circuito, se puede decir que la última operación a realizar es un producto. Más a la izquierda, se tienen dos compuertas OR que realizan la suma de los términos ¯ A + B + C

y ¯ ¯ A + B + C

.

https://poli.instructure.com/courses/21582/quizzes/71722

2/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Es Igual a los mintérminos M2

y M5

, es decir ¯ ¯ ¯ Y = ABC + A BC

. Se puede representar como una suma de productos usando los mintérminos m2 , m3 , m4

y m5

. No se puede representar por producto de sumas, es necesario simplificarlo más.

Pregunta 2

3.75 / 3.75 pts

Un sistema de control cuenta con un sensor de temperatura que se utilizará para medir dicha variable en el tiempo. La señal de los sensores es un valor de voltaje y tiene la siguiente forma:

De acuerdo con la información recibida por los sensores, es posible afirmar que:

La señal es analógica y requiere ser procesada para utilizarla en un circuito digital.

https://poli.instructure.com/courses/21582/quizzes/71722

3/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

La señal es de tipo analógico, al ser continua en el tiempo. Para su uso en un circuito digital es necesario pasarla por un conversor análogo/digital y procesarla para convertirla en un dato binario.

La señal es de tipo digital y puede ser usada en un circuito TTL.

Como la señal tiene un voltaje mayor a 1,5 voltios y menor a 5 voltios, es compatible con la tecnología TTL.

La señal es digital, pero requiere que se baje su nivel entre 0 y 1 voltio para usarla como binario.

Pregunta 3

3.75 / 3.75 pts

Los mapas de Karnaugh constituyen un método gráfico que facilita la simplificación de expresiones booleanas. Este método parte de las expresiones estándar (Suma de Productos o Producto de Sumas) y permite generar las expresiones más simplificadas posibles (expresiones mínimas). Dado el siguiente mapa de Karnaugh:

Uno de los siguientes enunciados no es correcto: La expresión Suma de Productos es ¯ ¯ ¯ Y = A C + BC + AC

La expresión mínima está dada por ¯ Y = A + BC + A.

https://poli.instructure.com/courses/21582/quizzes/71722

4/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Esta expresión no corresponde con el mapa de Karnauhg. Además, usando la simplificación booleana se obitene que Y = BC

, lo cual no corresponde con el mapa tampoco.

La expresión de Producto de Sumas es ¯ ¯ ¯ Y = (A + B + C ). (A + B + C )

La expresión completa es ¯ ¯ ¯ ¯ ¯ ¯ ¯ ¯ ¯ Y = A BC + A BC + A BC + ABC + ABC + ABC

Pregunta 4

3.75 / 3.75 pts

Los multiplexores, además de ser usados para la selección de datos, pueden funcionar como generadores de funciones lógicas. Partiendo de una tabla de verdad, se seleccionan los mintérminos y se ponen a un nivel de voltaje ALTO. Las demás entradas se ponen en bajo. De esta manera, al poner en las entradas de selección la combinación adecuada, se puede ver el resultado en la salida. Para el siguiente circuito (asumiendo que las entradas y salidas están numeradas de arriba abajo):

¿Quá valor hay en las salidas? https://poli.instructure.com/courses/21582/quizzes/71722

5/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Y0 está en 1 y Y1 está en 1. Y0 está en 1 y Y1 está en 0. Y0 está en 0 y Y1 está en 1.

El multiplexor tiene la entrada de selección en 10, por lo tanto se toma la tercera entrada de arriba hacia abajo, que está en ALTO. Aunque Y0 está en 0 al no estar seleccionada en el demultiplexor, el valor de Y1 es 1, precisamente porque es la que está seleccionada.

Y0 está en 0 y Y1 está en 0.

Parcial

1.88 / 3.75 pts

Pregunta 5

Circuitos lógicos combinacionales Un multiplexor

es un selector de datos, mediante la selección de una entre varias

entradas de datos

. Por otra parte, el demultiplexor

realiza la tarea

inversa, es decir, permite la distribución de datos desde una unica entrada a varias salidas. Estos, tienen una entrada de habilitación activa

la cual pone en funcionamiento

el circuito.

Respuesta 1: multiplexor Respuesta 2: datos Respuesta 3: demultiplexor Respuesta 4: activa

Pregunta 6

https://poli.instructure.com/courses/21582/quizzes/71722

3.75 / 3.75 pts

6/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Los teoremas de De Morgan y el álgebra booleana permiten reducir expresiones booleanas complejas. Esto a su vez permite utilizar el mínimo posible de compuertas en un circuito digital. La siguiente expresión: ¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯ ¯¯¯¯¯¯¯¯¯¯ ¯¯¯ ¯

WX + Y

Utilizando los teoremas de De Morgan: Se puede simplificar como (W X + Y )

, al aplicar una doble negación. Se puede simplicar como (W XY )

, al aplicar los Teoremas de DeMorgan y una doble negación.

El planteamiento es correcto. Primero es necesario convertir a un producto mediante el teorema de De Morgan ¯¯¯¯¯¯¯¯¯ ¯ ¯¯ ¯¯ ¯ ¯¯¯¯¯¯¯¯¯¯ ¯¯¯ ¯

(W X  Y )

, luego sí se puede aplicar la doble negación, hasta llegar a la expresión (W XY )

.

Se puede simplificar como ¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯ ¯¯¯¯¯ ¯¯¯¯ ¯¯¯ ¯

W + X + Y

. No es posible realizar una mayor simplificación.

Incorrecto

Pregunta 7

0 / 3.75 pts

Las compuertas lógicas permiten operaciones de tipo lógico utilizando datos digitales. Las compuertas básicas son: NOT, AND y OR. Cada una de estas compuertas se puede representar mediante una tabla de verdad. Luego de hacer algunas mediciones en su circuito, usted se encuentra con la siguiente tabla de verdad:

https://poli.instructure.com/courses/21582/quizzes/71722

7/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Al hacer el análisis de la tabla, usted podría concluir que:

No es posible representar esta tabla de verdad con compuertas básicas.

Se trata de una compuerta OR, ya que la salida se pone en ALTO cuando alguna de las 3 entradas está en ALTO.

Se trata de una compuerta AND, puesto que la salida sólo está en ALTO para todas las entradas en ALTO.

No es posible utlizar una compuerta AND, pues los datos tienen más de dos entradas.

https://poli.instructure.com/courses/21582/quizzes/71722

8/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

La cantidad de entradas no es impedimento para la representación mediante una compuerta AND. La condición para una AND

Pregunta 8

3.75 / 3.75 pts

Un programa de computador hace uso de apuntadores para almacenar las direcciones en memoria de variables, estructura, funciones, entre otros. Dichas direcciones son mostradas normalmente en formato hexadecimal. Al leer dos direcciones en memoria, el computador le entrega la siguiente información AA2C02FF y AA2C0300. Se puede decir que las dos direcciones:

Se pueden representar en binario como: 101101 010110 000010 111111 y 101101 010110 000011 000000.

Son contiguas y tienen una extensión de 4 bits.

Lejanas, puesto que los números menos significativos 02FF y 0300 muestran que hay muchas posiciones de separación entre los datos. Su longitud es de 64 bits.

Contiguas, con una extensión de 32 bits.

Después del 02 FF sigue el número 03 00. Como los primeros dos bytes son iguales, las direcciones son contiguas. Además, la longitud total del número es de 32 bits pues cada dígito en hexadecimal se representa por 4 bits y hay 8 dígitos en total.

Pregunta 9

3.75 / 3.75 pts

Las compuertas NAND son reconocidas como compuertas universales. Como se puede ver en la imagen, ellas permiten reemplazar cualquiera de las compuertas básicas, haciendo más económica la fabricación de circuitos integrados (al usar un único tipo

Teniendo en cuenta lo anterior, analice el circuito de la imagen: https://poli.instructure.com/courses/21582/quizzes/71722

9/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Usted diría que este circuito:

Es un codificador, de 2 entradas y 4 salidas, que dada una de las entradas, genera su correspondiente número binario en la salida.

Un decodificador de 2 líneas a 4 líneas, que activa algunas de las salidas, según el código binario en la entrada.

Al hacer la conversión de compuertas se puede verificar que cada salida se activa para cada uno de los cuatro códigos binarios posibles en la entrada.

Es un circuito conversor de binario a hexadecimal. Es un circuito sumador, que retorna la suma de los 2 números A y B.

Pregunta 10

3.75 / 3.75 pts

Todos los circuitos combinacionales vistos hasta ahora pueden ser representados mediante sus tablas de verdad. De acuerdo con la siguiente tabla de verdad (A y B son entradas, Y1Y3 salidas):

https://poli.instructure.com/courses/21582/quizzes/71722

10/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Es posible afirmar que:

La salida Y2 se puede implementar con una XOR. El circuito es un sumador con acarreo. El circuito es un conversor de código, de binario a BCD. El circuito funciona como un comparador, con sus tres salidas características.

Pregunta 11

3.75 / 3.75 pts

El complemento a 2 es un método muy utilizado en los circuitos aritméticos, particularmente cuando se requiere hacer resta o manejar números con signo. En un circuito restador, el complemento a 2 se implementa:

Negando las dos entradas a sumar y agregando un 1 desde el acarreo de entrada. Negando el resultado obtenido de la suma de los dos números y luego sumando 1. Sumando un número más el complemento a 1 del otro, con acarreo de entrada de 1.

Este es el método correcto para la resta.

https://poli.instructure.com/courses/21582/quizzes/71722

11/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Mediante inversores, se obtiene el complemento a 2 y se suma con otro número, sin acarreo.

3.75 / 3.75 pts

Pregunta 12

Los teoremas de De Morgan son utilizados para la simplificación de expresiones, donde una operación de negación se aplica simultáneamente a dos operandos (bien sea que se estén multiplicando o sumando). La siguiente expresión: ¯¯¯¯¯¯¯¯¯¯

¯¯¯ ¯

(W X + Y )

Utilizando los teoremas de De Morgan:

No es posible realizar una mayor simplificación. Se puede simplificar a ¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯

¯¯¯ ¯

(W + X + Y )

. Se puede aplicar la negación al primer término y dejar como ¯¯¯ ¯

(W X + Y )

Se separa el primer término y queda ¯¯¯¯¯

¯¯¯¯

¯¯¯ ¯

(W + X + Y )

Esta separación es correcta según el teorema de De Morgan: ¯¯¯¯¯¯¯¯¯¯

¯¯¯¯¯

¯¯¯¯

WX = W + X

Pregunta 13

3.75 / 3.75 pts

El uso de la lógica booleana tiene aplicaciones más allá de los circuitos digitales, por ejemplo cuando nos encontramos con situaciones que requieren la toma de decisiones y el uso de condicionales.

https://poli.instructure.com/courses/21582/quizzes/71722

12/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Una mamá le dice a su hijo: “Vamos a comer postre, puedes escoger entre helado o brownie, pero no puedes comer los dos al tiempo”. Obviamente no comer postre no es una opción en este caso. Si usted tuviera que trasladar esta situación a un circuito digital utilizando compuertas lógicas, usaría:

Una compuerta NAND, pues la mamá le dice que no puede comer dos cosas a la vez.

Una compuerta OR, porque si el niño come un postre o el otro estaría cumpliendo con la condición.

Una compuerta XNOR, que permite simluar la situación en la que se debe cumplir una o la otra únicamente.

Una compuerta XOR, pues es la que se activa únicamente cuando las dos entradas son diferentes.

La compuerta XOR es la adecuada, pues tiene en cuenta que se puede solo una de las dos opciones.

Pregunta 14

3.75 / 3.75 pts

Muchos de los elementos que funcionan de manera “automática” en nuestro entorno están conformados por circuitos lógicos. Ejemplo de ellos son los semáforos, los ascensores, el control de acceso de parqueaderos y sistemas de transporte. En un ascensor por ejemplo, cuando un usuario escoje uno de los pisos a los que desea ir, es necesario convertir el botón ingresado a un código binario que la tarjeta de control pueda reconocer. Esta es una tarea de:

Codificación, de varias entradas a un valor binario.

La codificación convierte la señal del pulsador a un código binario particular, para que el sistema reconozca qué botón se pulsó.

Codificación, de una entrada a varias salidas. Decodificación, de varias entradas a un valor binario. Decodificación, de una entrada a varias salidas. https://poli.instructure.com/courses/21582/quizzes/71722

13/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

3.75 / 3.75 pts

Pregunta 15

Usted está diseñando un sistema para operaciones entre números booleanos de 4 bits. Sin embargo, no está seguro de si el resultado que entrega su circuito es correcto. Dados los números sin signo A: 1100 y B: 1001, el sistema debería retornar los valores:

10101 para la suma, 0011 para la resta y 1101100 para la multiplicación.

Estos valores son los correctos para las 3 operaciones. En decimal, A = 12

y B = 9

. Para la suma 12 + 9 = 21

, en binario es 10101 (16 + 4 + 1)

. Para la resta, 12 − 9 = 3

, en binario 0011 (2 + 1)

. Para la multiplicación 12 ∗ 9 = 108

, en binario 1101100 (64 + 32 + 8 + 4)

.

01010 para la suma, 1100 para la resta y 0010011 para la multiplicación. 0011 para la suma, 10101 para la resta y 1100110 para la multiplicación. No se pueden realizar las operaciones, pues los números no tienen signo.

https://poli.instructure.com/courses/21582/quizzes/71722

14/20

11/4/2021

Incorrecto

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Pregunta 16

0 / 3.75 pts

Una expresión “suma de productos” (SOP, sum of products) está conformada por varios términos productos (multiplicación booleana) de literales (variable afirmada o negada) que se agrupan en una suma booleana. Dada la siguiente tabla de verdad:

Es posible afirmar que la “suma de productos” asociada es: https://poli.instructure.com/courses/21582/quizzes/71722

15/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

La que contiene los maxtérminos M0

, M3

, M5

, M7

Igual a los términos Y = C + B + AC + ABC

La que contiene los mintérminos Y = m(1, 2, 5, 7) = m1 + m2 + m5 + m7

La conformada por la expresión ¯ ¯ ¯ ¯ ¯ Y = (A + B + C )(A + B + C )(A + B + C )(A + B + C )

Pregunta 17

3.75 / 3.75 pts

La paridad es un método de detección de errores muy utilizado, debido a la facilidad de su implementación. Tanto el emisor como el receptor deben estar de acuerdo en cuanto al método de detección para poder verificar que la información sea recibida correctamente. Con el fin de recibir un mensaje utilizando el método de paridad impar, se debe verificar si un circuito digital está diseñado para funcionar con el protocolo del emisor. Usted tiene conocimiento que el circuito implementado en el receptor es el siguiente:

https://poli.instructure.com/courses/21582/quizzes/71722

16/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Sabiendo que la salida de ERROR se debe activar cuando haya un error en la paridad, usted deberá entonces:

Modificar el circuito, pues este no es detector de paridad, sino generador de paridad.

Cambiar la compuerta XNOR por una XOR, de tal manera que el bit de paridad no active la salida de error.

El circuito está bien así como está montado, pues detecta la paridad impar.

Al invertir la salida con la compuerta XNOR, el circuito sirve para detectar paridad impar. Si se quita la negación, detecta paridad par.

Se deben cambiar todas las compuertas a XNOR.

Parcial

Pregunta 18

2.31 / 3.75 pts

Los multiplexores son circuitos combinacionales con varias entradas y una única salida de datos. Están dotados de entradas de control capaces de seleccionar una, y solo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada hacia dicha salida.

Si las lineas o entradas de selección es M=5, cuantas entradas maximo son posibles de controlar con el multiplexor.

32

La selección es controlada mediante las lineas o entradas de selección. Siendo M la cantidad de lineas de selección es posible controlar N

2^M, por lo tanto es N 2^5 32 5 2^M, por lo tanto es N

https://poli.instructure.com/courses/21582/quizzes/71722

17/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

2^5 32 10 2^M, por lo tanto es N 2^5 32 16 2^M, por lo tanto es N 2^5 32

Pregunta 19

3.75 / 3.75 pts

Los circuitos combinacionales se pueden representar de acuerdo a la siguiente figura.

En esta se puede ver la relación entre entradas y salidas, así como la realimentación de las salidas en las entradas, que es posible en un circuito de este tipo. Se está diseñando un sistema digital utilizando lógica combinacional, para lo cual le hacen entrega de un listado de requerimientos. De acuerdo con el siguiente listado, ¿cuál de los siguientes requerimientos no es realizable mediante lógica combinacional?

La información que hay en los diferentes puertos de entrada se deberá poder dirigir hacia un bus de datos, seleccionando la dirección respectiva del puerto y un ENABLE.

https://poli.instructure.com/courses/21582/quizzes/71722

18/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Si el usuario cambia la dirección de selección, se deberá guardar la información disponible en el bus de datos hasta que oprima nuevamente el ENABLE, mediante una realimentación de la salida a la entrada.

Esta situación no se puede realizar con lógica combinacional, pues requiere un almacenamiento o memoria. Una vez los datos cambien en la entrada, se verá reflejado el cambio en la salida.

La información dispuesta en el bus de datos se podrá direccionar hacia las diferentes tarjetas internas del sistema digital.

La información que llegue a la tarjeta de visualización, deberá convertirse a un código adecuado para ser mostrada en una matriz de LEDs.

3.75 / 3.75 pts

Pregunta 20

La agrupación de datos en un mapa de Karnaugh se debe hacer siempre en potencias de 2, desde 1 hasta 2n, siendo n el número de variables. Cuando se tiene un mapa de Karnaugh de 4 variables, es posible entonces agrupar de a 1, 2, 4, 8 y 16 datos. Dados los siguientes mapas de Karnaugh:

Los dos mapas permiten resolver problemas completamente opuestos. La expresión resultante de ambos es equivalente y puede simplificarse como: ¯ ¯ ¯ Y = AB + AD + C D .

https://poli.instructure.com/courses/21582/quizzes/71722

19/20

11/4/2021

Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO B02]

Aunque ambas agrupaciones son opuestas (por un lado se agrupan 0s y por el otro 1s), la expresión resultante será equivalente. Así, el circuito de la izquierda retorna un Producto de Sumas dado por ¯ ¯ ¯ Y = (A + D )(A + C )(B + D )

, que es posible simplificar (por álgebra booleana) a la misma expresión resultante de la Suma de Productos de la derecha ¯ ¯ ¯ Y = AB + AD + C D .

El circuito de la izquierda retorna la expresión ¯ ¯ ¯ Y = (A + D )(A + C )(B + D).

El circuito de la derecha retorna la expresión ¯ ¯ ¯ Y = A B + A D + C D.

Puntaje del examen: 64.18 de 75

×

https://poli.instructure.com/courses/21582/quizzes/71722

20/20