• Author / Uploaded
• JM Lugercocas

Citation preview

PRACTICA No. 1 APLICACIÓN DE LAS COMPUERTAS UNIVERSALES

LUIS GERARDO COLLAZOS CASTRO

COD. 2005202225

UNIVERSIDAD SURCOLOMBIANA INGENIERIA ELECTRONICA ELECTRONICA DIGITAL NEIVA HUILA

OBJETIVOS    

Implementar una función lógica con las compuertas universales NAND o NOR de las familias TTL y CMOS, según corresponda. Verificar las correspondencias entre los niveles lógicos altos (1) y bajos (0) en las entradas y salidas de una compuerta con los perfiles de tensión. Verificar las diferencias de los perfiles de tensión entre las familias TTL y CMOS. Afianzar los conocimientos expuestos en la clase para su mejor entendimiento en las aplicaciones reales de la vida cotidiana.

JUSTIFICACION En vista de que en nuestro mundo la tecnología tiende a ser cada día más digitalizada, es importante el estudio de esta materia, ya que la mayoría de los circuitos lógicos se implementa con las compuertas universales NAND y NOR se requieren un estudio de ellas porque se puede representar cualquier función lógica mediante su utilización, en donde es importante tener en cuenta a la hora de implementar estos circuitos, los perfiles de tensión y corriente de las familias TTL y CMOS ya que de ellos depende el diseño de las salidas para no forzar las compuertas y llevarlas a zonas de trabajado donde la compuertas no identifican claramente los niveles altos y bajos, lo que nos daría niveles de voltajes y corrientes indeterminados. MARCO TEORICO Álgebra Booleana y circuitos electrónicos: La relación que existe entre la lógica booleana y los sistemas de cómputo es fuerte, de hecho se da una relación uno a uno entre las funciones booleanas y los circuitos electrónicos de compuertas digitales. Para cada función booleana es posible diseñar un circuito electrónico y viceversa, como las funciones booleanas solo requieren de los operadores AND, OR y NOT podemos construir nuestros circuitos utilizando exclusivamente éstos operadores utilizando las compuertas lógicas homónimas. Un hecho interesante es que es posible implementar cualquier circuito electrónico utilizando una sola compuerta, ésta es la compuerta NAND. Para probar que podemos construir cualquier función booleana utilizando sólo compuertas NAND, necesitamos demostrar cómo construir un inversor (NOT), una compuerta AND y una compuerta OR a partir de una compuerta NAND, ya que como se dijo, es posible implementar cualquier función booleana utilizando sólo los operadores booleanos AND, OR y NOT. Para construir un inversor simplemente conectamos juntas las dos entradas de una compuerta NAND. Una vez que tenemos un inversor, construir una compuerta AND es fácil, sólo invertimos la salida de una compuerta NAND, después de todo, NOT (NOT (A AND B)) es equivalente a A AND B. Por supuesto,

se requieren dos compuertas NAND para construir una sola compuerta AND, nadie ha dicho que los circuitos implementados sólo utilizando compuertas NAND sean lo óptimo, solo se ha dicho que es posible hacerlo. La otra compuerta que necesitamos sintetizar es la compuerta lógica OR, esto es sencillo si utilizamos los teoremas de DeMorgan, donde nos quedaría implementada mediante dos negadores hechos también con NAND, como antes describimos, uno en cada entrada de la tercera compuerta NAND, lo que me dará como resultado una compuerta OR. Si se tiene la necesidad de construir diferentes compuertas de la manera descrita, bien hay dos buenas razones, la primera es que las compuertas NAND son las más económicas y en segundo lugar es preferible construir circuitos complejos utilizando los mismos bloques básicos. Observe que es posible construir cualquier circuito lógico utilizando sólo compuertas de tipo NOR (NOR = NOT(A OR B)). La correspondencia entre la lógica NAND y la NOR es ortogonal entre la correspondencia de sus formas canónicas. Mientras que la lógica NOR es útil en muchos circuitos, la mayoría de los diseñadores utilizan lógica NAND.

PERFILES DE TENSION Y CORRIENTE Y TABLAS DE VERDAD DE LAS COMPUERTAS LOGICAS USADAS FAMILIA TTL: 74LS00

FAMILIA CMOS: 4011

ELEMENTOS MATERIALES Y EQUIPOS 

Circuitos Integrados Tecnología TTL(74LS00) Y CMOS(4011).



Fuente DC de 5V.



Diodos LED.



Resistencia de de 20k y 330.



Transistor 2N2222.



Milímetro Digital.



Protoboard, puentes y conectores.

PROCEDIMIENTO: DESARROLLO DE LA PRÁCTICA Y RESULTADOS

Inicialmente se hizo el análisis para la función lógica:

𝑋 = 𝐴 + 𝐵𝐶 logrando la homogenización con compuertas universales NAND de la familia TTL (74LS00) y CMOS (4011), con un número mínimo de (4) reduciendo en (1) el numero requerido normalmente; posteriormente se planteo la tabla de verdad de la función para observar la salida.

Aplicando algebra booleana reducimos la ecuación antes descrita, a la siguiente expresión que permite un mejor manejo con las compuertas universales NAND.

𝑋 = 𝐴𝐵 𝐶 Se hizo el montaje en la Protoboard del circuito con compuertas NAND de las familias lógicas TTL y luego con CMOS ajustando la fuente de voltaje a un nivel exacto de 5V. Con los alambres de las entradas se aplico los niveles lógicos en las entradas para así obtener todas las combinaciones posibles conectando las entradas impares a la fuente de 5 voltios que representa un nivel lógico alto(1), y las entradas pares a tierra que representa un nivel lógico bajo(0). Para cada combinación lógica en las entradas medimos el voltaje de salida parcial y final de cada una de las familias lógicas y con cada tipo de visualizador, tabulando los datos obtenidos.

ANALISIS DE RESULTADOS Análisis del funcionamiento lógico para la combinación A = 0, B = 1 y C=0.

Tabla de verdad:

C 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

A 0 1 0 1 0 1 0 1

X 1 1 1 0 1 0 1 0

CUESTIONARIO 1. Compare los resultados obtenido en las salidas parciales y final con los niveles de voltaje alto y bajo dados en los perfiles de tensión para las entradas y salidas de las compuertas lógicas TTL y CMOS y explique. De los perfiles de tensión establecidos en la hoja de características para TTL y CMOS, los valores obtenidos estaban en el intervalo definido para los niveles lógicos, aun cuando el integrado utilizado no ofreciera la confiabilidad considerando su calidad. 2. Compare los resultados de los voltajes medidos en las salidas parciales con el de las salidas finales cuando dichas salidas se encuentran en alto y explique las diferencias que se presenten. Compuerta TTL En la familia TTL observamos que los voltajes de salida en alto decaen mucho de su valor original ya que idealmente seria la misma tensión aplicada a la entrada, pero esto no implica que se salga de los voltajes establecidos en los perfiles de tensión que van desde 2.4 a 5v.Talves esta variación se genera por el hecho de que la compuerta final es la única de las cuatro que percibe la carga. Compuerta CMOS En la familia CMOS se cumplen las condiciones ideales de las compuertas ya que se ve reflejado el voltaje de entrada en la salida con un margen de error mínimo, haciendo que las compuertas CMOS sean más eficaces que las de la familia TTL. 3. Compare los resultados obtenidos en las salidas del integrado TTL con las del integrado CMOS. A diferencia del TTL, los niveles de tensión de CMOS en las salidas parciales y final mantenían el potencial de entrada y permanecían insensibles a las cargas representadas por los diferentes visualizadores. En el montaje con TTL las salidas parciales se mantenían a un nivel de 4.46 aproximadamente, pero la salida decaía de manera apreciable al conectar los visualizadores. 4. Explique la razón por la cual el visualizador en la conexión d) muestra el estado complementado de la salida de la compuerta. Para cuando la salida de la compuerta se encuentra en un estado alto, considerando la gama para VOH, aun en el límite inferior, la diferencia entre esta tensión y VCC es insuficiente para lograr que el diodo genere una intensidad perceptible, al limitar la corriente a valores muy bajos. Ahora bien, cuando la salida se encuentra en estado bajo la tensión presente será la diferencia entre Vcc y VOH, limitado este voltaje por la resistencia de 330 ohmios, lo que permitiría que el diodo se ilumine.

CONCLUSIONES 

A través de los teoremas booleanos se logro la implementación de la función lógica con una compuerta menos de las que normalmente se utilizarían al realizar una homogenización sin artificios algebraicos.



En el visualizador diodo-tierra, la intensidad lumínica era mínima; de las características suministradas por el fabricante (perfiles de corriente), para un nivel lógico alto en la salida la compuerta entrega un máximo de 0.4mA, por lo que el valor nominal del resistor en la configuración del visualizador se determino considerando este límite. Eventualmente se realizo variaciones para la carga logrando ver que en la medida en que se reducía este valor la intensidad lumínica del diodo aumentaba considerablemente hasta un límite de corriente en que la tensión presente en la salida bajaba a un nivel de la zona prohibida haciendo imposible determinar entre los estados 0 y 1. De este análisis se pudo concluir que la compuerta está en la capacidad de suministrar mucha más corriente de la referenciada en la hoja de característica, solo que esta ultima garantiza un desempeño mejor y una vida útil más larga. De los visualizadores planteados, el más efectivo desde el punto de vista de manejo de intensidad de corriente fue el definido por el transistor BJT, ya que un manejo alto del parámetro β se traduce en un requerimiento menor para la compuerta cuando su salida es un alto, logrando una intensidad lumínica considerable para el diodo sin absorber tanta corriente de la compuerta. Referente al perfil de tensión y los efectos que sobre él tiene la carga, claramente se observo que la compuerta TTL presentaba variaciones importantes en la tensión establecida para un alto. A diferencia del TTL el CMOS permanecía insensible a la conexión de la carga que representaba cada uno de los visualizadores. Como consecuencia de lo anterior al estar el TTL sujeto a el valor de la carga las variaciones posibles (de la carga) harían que se presentaran diferencias considerables en las tensiones permitiendo que la tensión de salida este por fuera de la gama establecida para los niveles lógicos.





BIBLIOGRAFIA 

http://www.datasheetcatalog.net/es



DISEÑO DIGITAL, principios y prácticas, Jhon F. Wakerly