• Author / Uploaded
• Zhamir Rinat

• Categories
• Transistor
• Transistor de unión bipolar
• Resistencia Eléctrica y Conductancia
• Circuitos análogos
• Impedancia eléctrica

Citation preview

CAPITULO 3 AMPLIFICADOR DIFERENCIAL (A. D.) 3.1.- INTRODUCCION: Uno de los amplificadores más importantes en Electrónica es el amplificador diferencial. Comúnmente recibe dos señales de entrada y su salida puede ser balanceada o desbalanceada. Se le denomina amplificador diferencial porque su salida es proporcional a la diferencia de las señales de entrada. Es parte fundamental del Amplificador Operacional, que se estudiará en el siguiente capítulo. A continuación se muestra un esquema básico empleando transistores bipolares:

Fig. 3.1 Io es una fuente de corriente constante que debe ofrecer una alta impedancia a la señal. Si la salida se toma en Vs1 ó Vs2 respecto a tierra, se dice que la salida es desbalanceada. Si la salida se toma entre Vs1 y Vs2, se dice que la salida es balanceada. V1 y V2 son las señales de entrada. La salida debe ser proporcional a la diferencia de las señales de entrada, es decir: Vs = Ad (V1 − V2 ) Ad es la ganancia en modo diferencial La ecuación anterior corresponde a la respuesta ideal del A.D., sin embargo, los A.D. reales presentan una salida dada por la ecuación siguiente:  V + V2  Vs = Ad (V1 −V2 ) + Ac  1   2  Ac es la ganancia en modo común y generalmente se busca que sea lo más pequeña posible. Idealmente debería ser cero.

1

Se define:

Modo diferencial = Vd =V1 −V2 V +V2 Modo común = Vc = 1 2 Debe indicarse que el modo común no está formado solamente por el promedio de las señales de entrada, sino también por cualquier señal no deseada (ruido, interferencia, etc.) acoplada a ambas entradas a la vez. Si ello sucede, el amplificador tenderá a eliminarlas de su salida. Por lo anterior, podemos decir que este tipo de amplificador tiende a eliminar las señales no deseadas que se presenten en sus entradas. Para efectuar el análisis del circuito se expresan las señales de entrada mediante el modo común y el modo diferencial. V V1 = Vc + d 2 V V 2 = Vc − d 2 Cuando se analiza con pequeña señal podemos utilizar los modelos de cuadripolo lineal del transistor. Cuando se analiza con gran señal, debemos utilizar la característica no lineal del transistor (por ejemplo, las ecuaciones de Ebers Moll). FACTOR DE RECHAZO AL MODO COMUN (CMRR): Este es un parámetro muy útil para saber la calidad del A.D. Se le define como: CMRR =

Ad Ac

También se acostumbra expresarlo en decibeles:  A  CMRR db = 20 log  d   Ac 

Idealmente el CMRR debe ser infinito. En un A.D. real conviene que sea lo más alto posible. La fuente de corriente constante tiene mucha importancia para conseguir una ganancia en modo común muy pequeña y, por tanto, un alto factor de rechazo al modo común.

2.2.- ANALISIS DEL AMPLIFICADOR DIFERENCIAL En el esquema básico podemos plantear las siguientes ecuaciones: iE1 + iE 2 = I k

Además:

V1 −VBE 1 =V2 −VBE 2

2

De donde:

V1 −V2 =VBE 1 −VBE 2

Si los transistores trabajan en la región activa, podemos representar la característica de transferencia del transistor mediante una ecuación similar a la del diodo semiconductor:

iE = I ES e

V BE ηVT

iC = αI ES e

V BE ηVT

Si ambos transistores tienen características eléctricas muy similares, podemos plantear la siguiente ecuación:

I ES e

V BE 1 ηVT

+ I ES e

V BE 2 ηVT

= Ik

Además:

iE1 =e iE 2

V BE 1 −V BE 2 ηVT

V BE 1 − V BE 2 V1 − V2 = ηVT ηVT Y utilizamos las propiedades de las proporciones, obtendremos:

Si llamamos: z =

Ik 1 + ez Ik = 1 + e− z

iE1 = iE 2

Utilizando MATLAB podemos graficar estas ecuaciones:

3

Fig. 3.2 Podemos observar que: 1.- Cuando no hay señal (z = 0) cada transistor conduce la mitad de la corriente Io. 2.- La máxima corriente que puede conducir un transistor es Io y, por ello, podemos evitar que llegue a la zona de saturación, permitiendo que pueda funcionar velozmente. I 3.- Cuando un transistor conduce una corriente: k + ∆i , el otro conduce 2 Ik − ∆i para que la suma de ambas corrientes sean iguales a Io. 2 Es decir, si un transistor aumenta su corriente, el otro la reduce en la misma cantidad. 4.- Para valores de z comprendidos en el rango: − 1 ≤ z ≤ +1 , podemos decir que el A.D. tendrá un comportamiento aproximadamente lineal 5.- Para un valor z = +5 , el transistor Q2 conduce prácticamente la corriente Ik y Q1 está prácticamente en corte. Ocurre lo contrario para z = −5 . 6.- Las gráficas tienen simetría impar respecto al nivel:

Ik 2

Si el modo diferencial es representado por una señal, podemos hallar la representación de la corriente de señal de cada transistor en la forma siguiente:

4

Ik I z = k tanh   2 2 2 I I z ie 2 = iE 2 − k = − k tanh   2 2 2 ie1 = iE1 −

Las corrientes de señal normalizadas son dadas por las expresiónes: ie1 1 z = tanh   Ik 2 2 ie 2 1 z = − tanh   Ik 2 2 Nuevamente, empleando MATLAB podemos graficar estas ecuaciones: C O R R IE N T E S E N M O D O D IF E R E N C IA L 0 .5 0 .4 0 .3 0 .2 0 .1 0 -0 .1 -0 .2 -0 .3 -0 .4 -0 .5 -5

-4

-3

2

-1

0 z

1

2

3

4

5

Fig. 3.3 Con las ecuaciones anteriores, podemos expresar las corrientes totales como:   z  1 + tanh     2   I   z  = k 1 − tanh    2  2 

iE 1 = iE 2

Ik 2

Para pequeña señal (z 1 entonces: 2 Conociendo la corriente que entrega la fuente de corriente podemos conocer la del punto de operación de cada transistor.

8

La tensión DC en los emisores de los transistores es:

R  VE = −VBE − I k  b   2β 

R  VCEQ 1 = VCEQ 2 = VCC − I k  C  − VE  2  En este caso las tensiones colector-emisor son iguales debido a que también lo son las resistencias de colector. A continuación:

TRANSFORMACION DE IMPEDANCIAS: EN TRANSISTORES BIPOLARES: Este método es aplicable cuando empleamos los modelos simplificados del transistor bipolar. Para ello, aplicamos los conocimientos de circuitos eléctricos y partimos del siguiente esquema básico, mostrado en la figura 3.6:

Fig. 3.6 La tensión Ve en el nudo es dada por: Ve =V1 + R (1 + h fe )ib Esta tensión la podemos representar por una fuente de tensión ideal, como se muestra en la figura 3.6. A continuación podemos usar las propiedades de estas fuentes para luego retroceder al modelo original, separando las ramas, como se muestra en las figuras 3.7:

9

Fig. 3.7 Observamos que en el modelo final separando las ramas, debemos modificar los valores de las resistencias y corrientes; en cambio los voltajes permanecen igual, y podemos llegar a las siguientes reglas de conversión:  Al reflejar hacia hie, multiplicamos las resistencias por: (1 + hfe) y dividimos las corrientes por (1 + hfe). Las tensiones no varían.  Al reflejar hacia la fuente hfe ib, multiplicamos las resistencias por: (1 + hfe-1) y dividimos las corrientes por (1 + hfe-1). Las tensiones no varían. EN TRANSISTORES UNIPOLARES: Este método es aplicable cuando empleamos los modelos simplificados del FET. Para ello, aplicamos los conocimientos de circuitos eléctricos y partimos del siguiente esquema básico, mostrado en la figura 3.8:

Fig. 3.8

10

Vgs =Vg −Vs La tensión Vgs en la entrada del FET es dada por: Además: Vs = Ri d +V µVgs = µVg − µVs La fuene dependiernte será ahora: Podemos hacer un modelo equivalente:

Fig. 3.9 Con la ecuación de Vs podemos simplificar el circuito de la figura 3.9:

Fig. 3.10 Observamos que en el modelo final separando las ramas, debemos modificar los valores de las resistencias y tensiones; en cambio la corriente permanece igual, y podemos llegar a las siguientes reglas de conversión:  Al reflejar hacia id, multiplicamos las resistencias y fuentes de tensión por por: (1 + μ) y la corriente permanece igual.  Estas reglas las podemos aplicar a cualquier circuito lineal.

11

De ello nos valdremos para analizar al amplificador diferencial y hallar las ganancias e impedancias con pequeña señal. ANALISIS EN AC: Obtendremos las expresiones de las ganancias e impedancias en modo diferencial y en modo común para pequeña señal. Utilizaremos el modelo de parámetros híbridos simplificado. El circuito equivalente es el mostrado en la figura 3.11 Debido a que Io es una fuente de corriente contínua, para señal la hacemos cero y lo que queda es su impedancia para AC. En dicho esquema Z es la impedancia en AC que ofrece la fuente de corriente. Vs1

Vs2

Rc

h fe i b1

Rc

h fe i b 2

ib1

i b2

h ie V1

h ie

Rb

Rb

V2

Z

Fig. 3.11 Para simplificar el circuito utilizamos las técnicas de transformación de fuentes del análisis de la teoría de circuitos, con lo que resulta el esquema de la figura 3.12: h fe ib 1

h fe ib 2 Vs1

Vs2

Rc

Rc

h ie

h ie

Ve

ib1

+ V1 -

Rb

ib2 Z

h fe ib 1

h fe i b 2

Rb

Fig. 3.12 Podemos aplicar ahora reflexión de impedancias: Hacia el lado izquierdo vemos las corrientes ib1 y (hfe ib1) y podemos reflejar un circuito con hie y otro con la fuente (hfe ib), como se muestra en la figura 3.13:

12

+ V2 -

h fe ib 1

h fe i b 2 Vs1

Vs2

Rc

h ie

Rc

h i e (1 + h fe )

Ve

ib1 + V1 -

ib2/(1+hfe)

Z (1 + h fe ) Rb

R b (1 + h fe )

h fe ib 2 /(1 + h fe )

h ie (1 + h fe )/h fe

Ve

ib2(hfe/(1+hfe))

R b (1 + h fe )/h fe h fe i b 1

Z (1 + h fe )/h fe

+ V2 -

h fe ib 2 (h fe /(1 + h fe ))

+ V2 -

Fig. 3.13 En la figura 3.13 vemos que el circuito inferior no nos aporta información adicional y podemos prescindir de él, quedándonos sólo con los esquemas de la parte superior, como se muestra en la figura 3.14:

Fig. 3.14

13

h fe ib 2 ib 2 Hacia el lado derecho de la figura 3.14 vemos las corrientes 1 + h y y 1 + h fe fe

podemos reflejar nuevamente un circuito hacia la resistencia hie (1 + h fe ) con la fuente

y otro

h fe ib 2 , como se muestra en la figura 3.15: 1 + h fe

Fig. 3.15 En esta figura ya hemos despreciado el circuito que se refleja con la fuente de corriente porque no nos da información adicional. A continuación, vemos que todas las resistencias están multiplicadas por (1+hfe) y las corrientes divididas por (1+hfe). Al multiplicar las corrientes por las resistencias, el factor (1+hfe) desaparece del producto y podemos simplificar más el circuito multiplicando las corrientes por (1+hfe) y dividiendo las resistencias por (1+hfe). Eliminados estos factores, podemos llegar al esquema de la figura 3.16:

14

Fig. 3.16 Adicionalmente, se han representado las señales de entrada (V 1 y V2) mediante el modo común (Vc) y el modo diferencial (Vd). Como el modelo es lineal, podemos aplicar superposición y hallaremos la ganancia en modo diferencial haciendo cero la señal en modo común (V c = 0); luego hallaremos la ganancia en modo común haciendo cero la señal en modo diferencial (Vd = 0) GANANCIA EN MODO DIFERENCIAL: Aplicando superposición, se hace cero el modo común (Vc = 0) y, debido a la simetría, la tensión Ve es cero y este nudo se comporta como tierra virtual (porque su voltaje es cero sin estar conectado a tierra) Vd Para el modo diferencial: ib1 = 2hie V ib 2 = − d 2hie 1) A continuación: V Vs1 = −h fe RC ib1 = −hfeRc d 2hie h R Ad 1 = − fe C Luego: 2hie Ad1 es la ganancia en modo diferencial cuando tomamos la salida desbalanceada en el colector de Q1. Aquí la salida está desfasada 180° respecto al modo diferencial. 2) Si tomamos la salida desbalanceada en el colector de Q2: V Vs 2 = −h fe RC ib 2 = h fe RC d 2hie Vs2 = - hfe Rc ib2 = + [(hfe Rc) / (2hie)] Vd h R Ad 2 = fe C Luego: 2hie Aquí vemos que la salida está en fase con el modo diferencial y Ad2 es la ganancia en modo diferencial cuando tomamos la salida desbalanceada en el colector de Q2. 3) Si tomamos la salida balanceada entre los colectores de Q1 y Q2: V Vs1 −Vs 2 = −h fe RC ib1 + h fe RC ib 2 = −2h fe RC d 2hie Luego:

Ad 12 = −

h fe RC hie

15

Aquí vemos que la salida es el doble que en los casos anteriores y Ad12 es la ganancia en modo diferencial cuando tomamos la salida balanceada entre los colectores de Q1 y Q2. IMPEDANCIA DE ENTRADA EN MODO DIFERENCIAL: En el circuito de entrada vemos que para el modo diferencial: V Z id = d = 2( Rb // hie ) id Id = corrriente que entrega la fuente Vd GANANCIA EN MODO COMUN: Aplicando superposición, se hace cero el modo diferencial (Vd = 0) y vemos que en este caso la tensión Ve no es cero (para el modo común no es tierra virtual) Vc ib1 = − Para el modo común: hie + 2(1 + h fe ) Z

ib 2 = −

Vc hie + 2(1 + h fe ) Z

1) Si tomamos la salida desbalanceada en el colector de Q1: Vc Vs1 = −h fe RC ib1 = −h fe Rc hie + 2(1 + h fe ) Z h fe RC Ac1 = − Luego: hie + 2(1 + h fe ) Z Ac1 es la ganancia en modo común cuando tomamos la salida desbalanceada en el colector de Q1. Vemos que depende inversamente de la impedancia en AC de la fuente de corriente. Si esta impedancia es muy elevada, podemos minimizar la ganancia en modo común. 2) Si tomamos la salida desbalanceada en el colector de Q2: Vc Vs 2 = −h fe RC ib 2 = −h fe Rc hie + 2(1 + h fe ) Z h fe RC Ac 2 = − Luego: hie + 2(1 + h fe ) Z Aquí vemos que la salida es igual en amplitud y signo que en el colector de Q 1 e, igualmente, si la impedancia es muy elevada, podemos minimizar la ganancia en modo común. 3) Si tomamos la salida balanceada entre los colectores de Q1 y Q2: 16

Vs1 −Vs 2 =−h fe RC ib1 +h fe RC ib 2 =0

Ac12 = 0

Luego:

Esto significa que tomando la salida en forma balanceada podemos disminuir más la ganancia en modo común (idealmente se hace cero). IMPEDANCIA DE ENTRADA EN MODO COMUN: En el circuito de entrada vemos que para el modo común:

Z ic =

[

Rb // hie + 2(1 + h fe ) Z 2

]

Vemos que si deseamos tener una alta impedancia de entrada en modo común R b debe ser elevado o no debemos colocar esta resistencia. PROBLEMA 3.2.- En el circuito de la figura 3.17, halle: a) El punto de operación de cada transistor b) Las ganancias en modo diferencial y en modo común c) Las impedancias de entrada en modo diferencial y en modo común. Asuma: Q1 = Q2 con: hie = 1KΩ, β = hfe = 100, VD = VBE = 0.7V, hob = 10-6 S Q3 : hie = 1KΩ, β = hfe = 100, VBE = 0.7V, hob = 10-6 S + 6 V

4K

C

C Q1

Q2

V 2 V 1

100K

Q3 5K

5K

1K 5 D C es muy grande

-6 V

Fig. 3.17

17

C

100K

SOLUCION: a) El punto de operación de cada transistor Análisis en DC: Obtendremos el punto de operación de cada transistor. Empezaremos hallando la corriente de la fuente de corriente formada por Q3: ICQ3 = Io Io

Io Q3

Q3 5K

5K

RB

1 .5 K

1 .5 K D7 6V

6V

VBB

6V

Fig. 3.15 Para hallar la corriente Io, hallamos el circuito thevenin equivalente para Q3, como se muestra en la figura 3.15. La tensión de thevenin se puede hallar con la ecuación: VBB =

− 6 + 0.7 = 2.65V 2

La resistencia de thevenin se puede hallar aproximadamente con la ecuación: 0.7V   RB = 5 K // 5 K +  = 2.79 KΩ 0.53 mA  

A continuación planteamos la ecuación en la malla base-emisor: VBB + I B RB +VBE +1.5 I E − 6 = 0

Expresando en función de IC: I 1 + β  VBB + CQ 3 RB +VBE +1.5  β  I CQ 3 − 6 = 0 β   De donde obtenemos: I CQ 3 = I o =

2.65 =1.72 mA 0.0279 +1.01(1.5)

I CQ 3 = I o =1.72 mA

Debido a que las redes de poarización de base de Q1 y Q2 son iguales, entonces sus corrientes serán también iguales: I I CQ1 = o = 0.86 mA 2 I I CQ 2 = o = 0.86 mA 2 A continuación procedemos a hallar el voltaje de polarización de cada transistor: Q1 y Q2:   0.86   VCEQ 1 = VCEQ 2 = VC1 −VE = (12 − 4( 0.86 ) ) −  − 0.7 −100     100   

18

VCEQ 1 =VCEQ

2

=10 .29 V

Q3:  0.86  − 0.7 −100   =VCEQ 3 +1.5(1.01 )(1.72 ) − 6 = 0  100 

Despejando:  0.86  − 0.7 −100   =VCEQ 3 +1.5(1.01 )(1.72 ) − 6 = 0  100  VCEQ

3

=1.83 V

b) Las ganancias en modo diferencial y en modo común Análisis en AC: Modelo simplificado para señal:

Fig. 3.16 Para el modo diferencial: Ve = 0 Vd = −ib 2 2K 4 K (100 )Vd Vs1 = −4 K (100 )ib1 = − = −200Vd 2K ib1 =

Ad 1 = −200

Para el modo común: Vc 1K + 2(101 M ) 4 K (100 )Vc Vs1 = −4 K (100 ) ib1 = − = −1.98 x10 −3Vc 202001 K Ac1 = −1.98 x10 −3 ib1 = −

19

c) Las impedancias de entrada en modo diferencial y en modo común: Z id = 2(100 K // 1K ) =1.98 KΩ

Z ic =

100 K // [1K + 202000 K ] = 50 KΩ 2

AMPLIFICADOR DIFERENCIAL CON FET En la figura 3.17 se muestra una versión que emplea Mosfets. La fuente de corriente está formada por un jfet +V D D

RD

RD

Q1

V1

Q2

RG

Q3

RG

V2

-V S S

Fig. 3.17 ANALISIS EN DC: Obtendremos las expresiones de los puntos de operación de los transistores. Los transistores Q1 y Q2 son iguales y, debido a que sus redes de polarización son iguales, las corrientes de drenador (ID) de ambos transistores también serán I o = I DSS 3 iguales. Semás el JFET Q3 trabaja con su corriente IDSS : I I DQ 1 = I DQ 2 = o Además: 2 Conociendo la corriente que entrega la fuente de corriente podemos conocer la del punto de operación de cada transistor. Como los fets deben trabajar en la zona de saturación, podemos emplear su 2  VGS   ecuación para esa región: I D = I DSS 1 −   VTH  La tensión DC en las fuentes de los transistores es: VS = -VGSQ I VDSQ 1 = VDSQ 2 = VDD − o RD −Vs A continuación: 2

20

En este caso las tensiones drenador-fuente son iguales debido a que también lo son las resistencias de drenador. ANALISIS EN AC: Obtendremos las expresiones de las ganancias e impedancias en modo diferencial y en modo común, para pequeña señal. Utilizaremos el modelo de pequeña señal y baja frecuencia del fet. El circuito equivalente es el mostrado en la figura 3.18 En dicho esquema, Z es la impedancia en AC que ofrece la fuente de corriente. Para analizar usamos la teoría de circuitos, de los cuales resulta el esquema de la figura 3.19. Adicionalmente, se han representado las señales de entrada (V1 y V2) mediante el modo común (Vc) y el modo diferencial (Vd). Como el modelo es lineal, podemos aplicar superposición y hallaremos la ganancia en modo diferencial haciendo cero la señal en modo común (Vc = 0); luego hallaremos la ganancia en modo común haciendo cero la señal en modo diferencial (Vd = 0)

RD

RD

gm V gs1

gm V gs 2 rd s

rd s

+ Vgs1 V1

- Vgs2 +

RG

RG

Z

V2

Fig. 3.18 RD

RD V s1

Vs2

gm V gs1

gm V gs 2 rd s

+ V d /2 -

Vc

rd s

+ V g s1 -

- Vgs2 + Z

RG

RG

+

+

+

-

-

Fig. 3.19

21

V d /2

Vc

GANANCIA EN MODO DIFERENCIAL: (Se hace cero el modo común: Vc = 0) Empleando simetría podemos concluir que el voltaje en los terminales de fuente es cero (tierra virtual para el modo diferencial). Para el modo diferencial: V V Vgs 1 = d Vgs 2 = − d 2 2 1) A continuación: Vs1 = −g m ( RD // rds )Vgs 1 Luego:

Ad 1 = −

g m ( RD // rds ) 2

Ad1 es la ganancia en modo diferencial cuando tomamos la salida desbalanceada en el drenador de Q1 2) Si tomamos la salida desbalanceada en el drenador de Q2: Vs 2 = −g m ( RD // rds )V gs 2

Luego:

Ad 2 =

g m ( RD // rds ) 2

Aquí vemos que la salida está en fase con el modo diferencial y Ad2 es la ganancia en modo diferencial cuando tomamos la salida desbalanceada en el drenador de Q2. 3) Si tomamos la salida balanceada entre los drenadores de Q1 y Q2: Vs1 −Vs 2 = −g m ( RD // rds )Vgs 1 + g m ( RD // rds )Vgs 2 = −g m ( RD // rds )Vd

Luego:

Ad 12 = − g m ( RD // rds )

Aquí vemos que la salida es el doble que en los casos anteriores y Ad12 es la ganancia en modo diferencial cuando tomamos la salida balanceada entre los en los drenadores de Q1 y Q2. IMPEDANCIA DE ENTRADA EN MODO DIFERENCIAL: En el circuito de entrada vemos que para el modo diferencial: Z id = 2 RG

GANANCIA EN MODO COMUN: (Se hace cero el modo diferencial: Vd = 0) Empleando simetría podemos llegar al circuito equivalente de la figura 3.20

22

RD

RD Vs1

Vs2

gm V gs1

gm V gs 2 rd s

Vc

+ -

rd s

+ Vgs1 -

- Vgs2 + RG 2Z

RG

2Z

+

Vc

-

Fig. 3.20 Para el modo común: Vgs 1 = Vc −

2 Zg m rds Vgs 1 2 Z + rds + RD

Vgs 2 = Vc −

2 Zg m rds Vgs 2 2 Z + rds + RD

2 Z + rds + RD Vc 2 Z (1 + µ ) + rds + RD 2 Z + rds + RD Vgs 2 = Vc 2 Z (1 + µ ) + rds + RD µ = g m rds µRD Vc 1) A continuación: Vs1 = − 2 Z (1 + µ ) + rds + RD De donde:

Vgs1 =

µRD 2 Z (1 + µ ) + rds + RD Ac1 es la ganancia en modo común cuando tomamos la salida desbalanceada en el drenador de Q1. Vemos que depende inversamente de la impedancia en AC de la fuente de corriente. Si esta impedancia es muy elevada, podemos minimizar la ganancia en modo común. Luego:

Ac1 = −

2) Si tomamos la salida desbalanceada en el colector de Q2: µRD Vs 2 = Vs1 = − Vc 2 Z (1 + µ ) + rds + RD

Luego:

Ac 2 = −

µRD 2Z (1 + µ ) + rds + RD

23

Aquí vemos que la salida es igual en amplitud y signo que en el drenador de Q 1 e, igualmente, si la impedancia es muy elevada, podemos minimizar la ganancia en modo común. 3) Si tomamos la salida balanceada entre los drenadores de Q1 y Q2: µRD µRD Vs1 − Vs 2 = − Vc + = 0 Luego: 2 Z (1 + µ ) + rds + RD 2 Z (1 + µ ) + rds + RD Ac12 = 0

Esto significa que tomando la salida en forma balanceada podemos disminuir más la ganancia en modo común (idealmente se hace cero).

IMPEDANCIA DE ENTRADA EN MODO COMUN: En el circuito de entrada vemos que para el modo común: R Z ic = G 2 Vemos que si deseamos tener una alta impedancia de entrada en modo común R G debe ser elevado o no debemos colocar esta resistencia. MULTIPLICADOR ANALOGICO: El circuito mostrado es un multiplicador analógico de 4 cuadrantes, conocido como celda de Gilbert.

24

+VCC

R

R + VL-

Q1

Q2

Q3

Q4

+ V1 -

Q5

Q6

+ V2 -

Ik 1

Sabemos:

I V1 = VBE 1 − VBE 2 = VT ln  C1  IC2

  

I V1 = VBE 3 − VBE 4 = VT ln  C 3  IC 4

  

I V2 = VBE 5 − VBE 6 = VT ln  C 5  IC6 Planteamos las demás ecuacviones del circuito:

  

iE 5 = iE 6 =

I k1 V2 VT

1+ e I k1 1+ e

25

−

V2 VT

IC5

iE1 = iE 2 =

V1 VT

1+ e IC5 1+ e

V1 VT

IC6

iE 3 = iE 4 =

−

V1 VT

1+ e IC6 1+ e

−

V1 VT

VL = VCC − R ( I C 2 + I C 3 ) − [VCC − R ( I C1 + I C 4 ) ]

VL = R( − I C 2 − I C 3 + I C1 + I C 4 ) Reemplazando las corrientes en la ecuación de VL y considerando α ≅ 1 :     1 1 VL = R I C 5  − V1 −V1   VT 1 + e VT  1+ e

    1 1 + I − −V1 V1  C6   VT VT 1+ e  1+ e

    

        −V1 V1 V1 −V1   1 + e VT −1 − e VT   1 + e VT −1 − e VT  + IC 6  VL = R I C 5  V1 −V1 −V1 V1       V V VT  VT T  T      1 + e 1 + e    1 + e 1 + e          

           

        −V1 V1 V1 −V1  VT VT VT VT    e − e e − e  + IC6  VL = R  I C 5  V1 −V1 −V1 V1       VT  VT  VT  VT   1 + e 1 + e 1 + e 1 + e                

           

   VL = RI k 1  V2   VT   1 + e    

−V1 VT

e −e V1  1 + e VT  

V1 VT

 1 + e  

−V1 VT

       + −V2      1 + e VT    

26

V1 VT

−V1 VT

e −e −V1  1 + e VT  

V1  1 + e VT  

           

PROBLEMAS PROPUESTOS PROBLEMA P 3.1.- En el amplificador diferencial mostrado, halle: a) los puntos de operación b) la ganancia de tensión

Q1 = Q2, SILICIO, hie = 1K, hfe = 100, hre =0, hoe = 0 La resistencia en ac de la fuente de corriente es 1 MΩ PROBLEMA P3.2.- a) Muestre el esquema circuital que permita hallar T b) Halle la expresión de la ganancia de bucle. c) Halle la expresión de Zof (no considerar RL). Asuma el modelo de parámetros híbridos simplificado del transistor y que todos tienen las mismas características eléctricas.

27

PROBLEMA P3.3.- Diseñe un amplificador diferencial con mosfet el IRF840 para obtener una ganancia con salida balanceada de 50. PROBLEMA P3.4.- En el siguiente circuito, halle el punto de operación de cada transistor. Datos:VBE1 = VBE2 = VBE3 = 0.6V ; β1 = β2 = β3 = 100 +9V 2K 6

60

3K

3K

Q3 Q1

Q2 60

1K

1K

0K 5

PROBLEMA 3.5: En el siguiente circuito, determine la expresión de x de manera que la corriente DC por la resistencia RL sea cero. Q1: VBE1, hFE1. Q2: VBE2, hFE2 +V C C R

R RL

Q1

Rb

Q2

P X

Rb Re

-V E E

28

PROBLEMA P3.6.- En el siguiente circuito, halle el punto de operación de cada transistor y la máxima excursión posible. Para todos los transistores: VBE = 0.7V, hFE = 100 +12V 10K

10K

Q1

Q2 Q3

100K

Q4

50

50

Q5

100K

2K 9 1K 3

1K 3

-V E E

PROBLEMA P3.7.- En el siguiente circuito, halle: a) El punto de operación de cada transistor b) Vo(t); si: Vi(t) = 10 sen(wt) mV Asuma: Q1 = Q2 con: hfb = -0.98, hib = 10Ω, hfe = 100, VBE = 0.7V Las fuentes son ideales. - 1 0V

2K

Q1

Q2

+ Vo (t) -

V i(t) 5 mA

PROBLEMA P3.8.- En el siguiente circuito, halle: a) El punto de operación de cada transistor. b) Las ganancias en modo diferencial y en modo común. c) Las impedancias de entrada en modo diferencial y en modo común. Asuma: Q1 = Q2 = Q3 con: hie = 1KΩ, hfe = 100, VBE = 0.7V

29

+6V 4K

Q1

Q2

V 1.

V2 100K

100K Q3 C 5K

5K

1K 5 D1

-6 V

PROBLEMA P3.9.- En el siguiente circuito, halle: a) El punto de operación de cada transistor b) Las ganancias en modo diferencial y en modo común c) Las impedancias de entrada en modo diferencial y en modo común. Asuma: Q1 = Q2 = Q3 = Q4 con: hie = 1KΩ, hfe = 100, VBE = 0.7V +12V 2K 2K 8

465K

465K Q1

Q2

Q3 Q3

PROBLEMA P3.10.- En el siguiente circuito, halle: a) El punto de operación de cada transistor b) Las ganancias en modo diferencial y en modo común c) Las impedancias de entrada en modo diferencial y en modo común. Asuma: Q1 = Q2 = Q3 = Q4 con: hie = 1KΩ, hfe = 100, VBE = 0.7V

30

+12V 2K

4K

Q1 i1

Q2

15K

i2

15K 2K

-4 1 V

V = 2 sen ( ωt ) + 0.5sen ( 3ωt ) PROBLEMA 3.11.- Si en un A.D. con MOSFET: 1 Ad (ω) = 100 ∠180  y se tiene: V2 = sen ( ωt ) + 0.4 sen ( 3ωt ) Ad ( 3ω) = 500 ∠21

Ac (ω) =1∠180 

,

Ac ( 3ω) = 0.2∠270 

Halle la expresión sinusoidal del voltaje de señal de salida. V1 = 4mVsen (ωt ) PROBLEMA 3.12: En un A.D. se tiene: V1 = 2mVsen ( ωt ) Se sabe que: CMRRdb = 100db y Ac = 0.5 a) Halle el voltaje de señal de salida, VL(t) b) Suponiendo que el amplificador no se puede modificar, ¿de qué manera reduciría más la señal de salida en modo común en la salida?

PROBLEMA 3.13.- En el circuito mostrado, determine la relación que debe haber entre RC y RL para que la ganancia de tensión sea: Avd = -2 gmd RC Asuma: V1 > V2 +V C C

RC

RC RL

Q1

Q2

V1

V2

Io

PROBLEMA 3.14: En el circuito mostrado, asuma Q1 = Q2, silicio, β = hfe >>1. Determine una expresión para hallar I

31

V CC

I R

Q1

Q2

R4 R

PROBLEMA 3.15: En el circuito mostrado, asuma Q1 = Q2 = Q3, silicio, β = hfe >>1. Determine: Los puntos de operación, las ganancias e impedancias de entrada y de salida. Asuma para Q3: hob = 10-6s + 12 V

R5 10K

R7 220K

RC 1K

RC 1K

C1

C2 Q1 2N 2222

100uF

R1 1K Vg

R2 100

R8 220K

Q2 2N 2222

100uF

R3 1K Q3 2N 2222 R4 220

C3

R6 4 .7 K

R9 1K

100uF

PROBLEMA 3.16: Responda las siguientes preguntas: a) ¿En qué formas se puede reducir el modo común? b) ¿Por qué se afirma que el ruido es parte del modo común? c) ¿Por qué es conveniente el empleo de salida balanceada en un AD? d) ¿Por qué debe emplearse una fuente de corriente constante con el A.D.? e) ¿A qué se le llama tierra virtual? f) ¿Por qué no hay tierra virtual con el modo común? g) ¿Por qué el A.D sólo produce distorsión con armónicos impares? h) ¿Para qué sirve la transconductancia para gran señal? i) ¿Cuándo se dice que una señal es balanceada? PROBLEMA 3.17: En el siguiente gráfico se muestra un AD con JFET . Los parámetros son: VP = 4V, IDSS = - 400µA, VA = 40V, Ik = 200mA.

32

+ 15 V

Ik Q1

Q2

+ VL -

V1

Q3

V2

Q4

- 15 V

a) Si Vd = 10mV, calcule las corrientes de drenador de cada FET. b) Suponiendo ID1 = ID2, calcule Ad, Ac, Zid, Zic y el voltaje de salida para pequeña señal si: V1 = 20mV y V2 = 10mV.

33