• Author / Uploaded
• Mirella Delgado Enriquez

• Categories
• Inductor
• Unidad Central de procesamiento
• Microprocesador
• Diseño electronico
• Hardware de la computadora

Citation preview

FACULTAD DE INGENIERIA Y ARQUITECTURA ESCUELA PROFESIONAL DE INGENIERIA INDUSTRIAL

TEMA: SISTEMA DIGITAL SECUENCIAL

ASIGNATURA:

Electricidad y Electrotecnia

DOCENTE:

Luis Mendoza Quispe

ALUMNO:

Yulma Tantalean Ccahua

CODIGO:

013100050 F

CUSCO - PERÚ Setiembre - 2015

Contenido 1

DEFINICION DE SISTEMA SECUENCIAL.....................................................3 •

Elementos de retraso............................................................................ 4

•

Elementos de memoria,........................................................................4

2

Señales de estado.................................................................................... 5 

AUTÓMATA de MEALY..........................................................................6



AUTÓMATA de MOORE..........................................................................6

3

Clasificación de los Sistemas Secuenciales..............................................7 •

Sistemas asíncronos.-............................................................................7

•

Sistemas síncronos................................................................................ 7 • Por niveles........................................................................................... 7 • Por flancos.......................................................................................... 7

4

CONTADOR SINCRONOS DESCENDETES Y ASCENDENTES.......................9

5

LIMITACIONES DE LOS CONTADORES ASÍNCRONOS...............................10

6

SEÑAL DE RELOJ..................................................................................... 11 6.1

Circuitos digitales............................................................................ 12

6.1.1

Reloj monofásico.......................................................................13

6.1.2

Reloj de dos fases......................................................................13

6.1.3

Reloj de 4 fases.........................................................................13

6.1.4

Multiplicador de reloj.................................................................14

6.1.5

Cambio de frecuencia dinámica................................................14

6.2

Distribución..................................................................................... 14

7

Señal de reloj en los microprocesadores................................................17

8

Frecuencia de reloj................................................................................. 18

9

Bibliografía.............................................¡Error! Marcador no definido.

2

1

DEFINICION DE SISTEMA SECUENCIAL “Un sistema secuencial, a diferencia de un sistema combinacional es un sistema

cuyas funciones de salida en cada momento, no solo dependen de las variables de entrada, sino también del estado anterior en que se encontraba el sistema” (Eduardo Santamaria, 1993, p. 101). (Santamaria, 1993)

Los sistemas digitales que introducen la dependencia temporal son conocidos como sistemas secuenciales. Una definición más rigurosa de sistema secuencial puede ser la siguiente: Un circuito de conmutación secuencial se define como un circuito bivaluado en el cual, la salida en cualquier instante depende de las entradas en dicho instante y de la historia pasada (o secuencia) de entradas. Esta definición implica una serie de características inherentes a estos sistemas. Entre éstas podemos destacar las siguientes: • Poseen uno o más caminos de realimentación, es decir, una o más señales internas o de salida se vuelven a introducir como señales de entradas. Gracias a esta característica se garantiza la dependencia de la operación con la secuencia anterior. • Como es lógico, existe una dependencia explícita del tiempo. Es necesario distinguir entre las salidas y las entradas realimentadas. Esta distinción se traducirá en un retraso de ambas señales (en el caso más ideal), el cual puede producirse mediante dos elementos:

3

• Elementos de retraso, ya sean explícitos o implícitos debido al retraso de la lógica combinacional. Este retraso es fijo e independiente de cualquier señal.

• Elementos de memoria, que son dispositivos que almacena el valor de la entrada en un instante determinado por una señal externa y lo mantiene hasta que dicha señal ordene el almacenamiento de un nuevo valor. La diferencia de comportamiento entre ambos elementos radica en que la salida del elemento de retraso es una copia de la señal de entrada; mientras que el elemento de memoria copia determinados instantes de la entrada (determinados por una señal externa), y no la señal completa, el resto del tiempo la salida no cambia de valor.

En este caso, podemos observar que la salida del elemento de retraso es una copia de la señal de entrada retraso un determinado tiempo; mientras que la salida del elemento de memoria copia los valores de la entrada cuando la señal de control tiene una transición de subida, por lo que la copia no es exacta, sino que sólo copia lo que interesa. Por lo tanto, el modelo clásico de un sistema secuencial consta de un bloque combinacional, que generará la función lógica que queramos realizar, y un grupo de 4

elementos de memoria con una serie de señales realimentadas.

En ella podemos distinguir tres tipos de señales: señales de entradas, señales de salida y señales de estado. Las señales de entrada y salida tienen el mismo significado que en los sistemas combinacionales. En cambio, las señales de estado son aquellas que mantienen la información de la historia pasada del sistema. En todo sistema secuencial nos encontraremos con: a) Un conjunto finito, n, de variables de entrada (X1, X2,..., Xn). b) Un conjunto finito, m, de estados internos, de aquí que los estados secuenciales también sean denominados autómatas finitos. Estos estados proporcionarán m variables internas (Y1,Y2,..., Ym). c) Un conjunto finito, p, de funciones de salida (Z1, Z2,..., Zp).

2

Señales de estado

Las señales de estado tienen dos versiones, según se consideren a la salida o a la entrada del elemento de memoria: •

Si consideramos las señales de estado a la salida de los elementos de memoria,

o lo que es lo mismo, a la entrada del bloque combinacional, se denominan señales de estado presente ya que nos indica el estado en el que se encuentra el 5

sistema para realizar una operación. •

Si consideramos las señales de estado a la entrada de los elementos de

memoria, o lo que es lo mismo, a la salida del bloque combinacional, se denominan señales del próximo estado ya que nos indican el estado al que llegará después de que el bloque combinacional haya realizado la operación. Según la relación entre las salidas y los estados internos podemos distinguir: 

AUTÓMATA de MEALY, las salidas se obtienen en función de las entradas y los estados internos:



AUTÓMATA de MOORE, las salidas coinciden o dependen solo de los estados internos:

6

3

Clasificación de los Sistemas Secuenciales Uno de los primeros problemas de los circuitos secuenciales era determinar el

momento en el que el próximo estado debía pasar a estado presente, sin capturar situaciones no deseadas como pueden ser los azares. Este problema es lo que se conoce como sincronización, cuyas soluciones dieron lugar a una de la principales clasificaciones de los sistemas secuenciales. Así podemos dividir los sistemas en dos categorías:

• Sistemas asíncronos.- La sincronización depende exclusivamente de los retrasos de la lógica combinacional, sin necesidad de ninguna señal externa al sistema. •

Sistemas síncronos.- “Un sistema secuencial síncrono es semimodular

cuando el numero total de variables de entrada es constante pero puede variar el de cualquiera de ellas de tal manera que la otra lo haga en sentido contrario”. (Enrique Mandado y Yago Mandado, 2007, p. 303) ). La sincronización depende exclusivamente de una señal externa al sistema, conocida generalmente como señal de reloj. Esta señal de reloj controlará el comportamiento de los elementos de memoria. (Mandado, 2007) El cambio de las variables internas se puede producir de dos maneras en un sistema secuencial síncrono: • Por niveles, cuando permiten que las variables de entrada actúen sobre el sistema en el instante en el que la señal de reloj toma un determinado nivel lógico (0 ó 1). • Por flancos, o cambios de nivel, cuando la acción de las variables de entrada sobre el sistema se produce cuando ocurre un

7

flanco activo del reloj. Este flanco activo puede ser de subida (cambio de 0 a 1) o de bajada (cambio de 1 a 0). Las operaciones de un sistema asíncrono tienen efecto, es decir, se almacena el próximo estado, en intervalos temporales diferentes. Por lo tanto, su velocidad de operación será distinta para cada secuencia de entradas. De esta forma se toma como el parámetro de la velocidad de operación el valor medio de todas las velocidades. Así, la operación de un sistema asíncrono se denomina operación del caso medio. En cambio, las operaciones de un sistema síncrono tienen efecto en el mismo intervalo temporal, el dictaminado por el periodo de la señal de reloj. Por lo tanto, su velocidad de operación será siempre la misma para todas las secuencias de entrada. Esta velocidad debe ser tal que todas las operaciones tengan el tiempo necesario para poder llevarse a cabo. Así, la velocidad de un sistema síncrono (y por tanto la frecuencia de la señal de reloj asociada) debe estar limitada por la operación más lenta. A este tipo de operaciones se le suele denominar operación del caso peor. Ambos se pueden modelar de la misma forma, es decir, con una lógica combinacional y realimentaciones a través de elementos de memoria. La diferencia radica en el control de estos elementos: en el caso síncrono, los elementos de memoria son controlados por una señal externa, que por lo general es controlada directamente por el usuario; mientras que en el caso asíncrono, esta señal de control no existe (por lo que el elemento de memoria se traduce en un elemento de retraso) o en su defecto dicha señal es generada por el propio circuito, luego el gobierno de las operaciones recaen completamente en el propio circuito. Así podemos apreciar que el cambio de las señales de próximo estado a estado presente se llevan a cabo mediante un mayor o menor retraso en el caso asíncrono o cuando lo indique una señal externa en el caso síncrono.

8

El elemento de memoria básico de los circuitos secuenciales síncronos es el biestable. Almacena el estado 0 ó el estado 1, y de ahí su nombre, tienen dos estados estables de funcionamiento. También se les suele conocer como FLIP-FLOPS.

4

CONTADOR SINCRONOS DESCENDETES Y ASCENDENTES Los contadores ascendentes / descendente (up/down) también llamados contadores

bidireccionales; son capaces de avanzar en cualquier sentido a lo largo de una secuencia definida y puede invertir su conteo en cualquier punto de su secuencia. En el diagrama lógico se muestra un contador ascendente / descendente síncrono binario de tres bits diseñado a partir de flip- flops J- K en configuración toggle con disparo por borde de subida. Debido a que posee tres flip- flops, su ciclo básico se compone de ocho estados que van desde cero (000) hasta siete (111) en forma secuencial y repetitiva.

9

5

LIMITACIONES DE LOS CONTADORES ASÍNCRONOS

6 Los contadores son circuitos secuenciales muy útiles que tienen una gran cantidad de aplicaciones. Los contadores vistos hasta ahora, son de tipo asíncrono, lo cual no quiere decir que no tengan señal de reloj, si no que ésta solo entra al primer biestable, estando los demás conectados a partir éste, por lo que no se puede calificar el circuito completo de síncrono al no cambiar de estado los biestables simultáneamente. Un contador asíncrono de módulo 16 (cuatro bits) se puede apreciar en la figura 1. Las entradas J y K aunque no se indique, están conectas a VCC, lo que hace que el biestable se comporte en modo Toggle. Las entradas asíncronas no figuran, porque se suponen desactivadas (a VCC si fuesen activas a nivel alto).

Este diseño de contador, como se ha visto, funciona perfectamente, pero tiene una serie de limitaciones: I. Se producen a la salida transiciones no previstas, debido a que los biestables no conmutan al mismo tiempo. Por ejemplo: El cambio de 1111 a 0000 que se producirá al llegar el flanco de bajada se efectuará de la siguiente forma: el biestable Q0 cambia a 0, esto provoca un flanco de bajada en Q1 que pasa a 0, e

10

igual fenómeno en Q2 y Q3. Hay una serie de instantes entre que se produce un cambio a la entrada del biestable hasta que la salida cambia en que tendremos a la salida los estados 1111, 0111, 0011, 0001, 0000. Los tres estados intermedios no forman parte de la secuencia y no deberían aparecer. II. Puesto que el cambio de estado se produce cuando han cambiado todos los biestables y éstos están en cascada, el tiempo de respuesta del contador dependerá del número de biestables. TR n TP = · . Siendo Tp el tiempo de propagación de cada biestable. Esto hace que a medida que aumentamos el número de estados del contador y por tanto el de biestables, éste vea disminuida su frecuencia máxima de funcionamiento dada por:

7

SEÑAL DE RELOJ En la electrónica y los circuitos digitales síncronos especialmente, una señal de reloj

es un tipo particular de la señal que oscila entre un alto y un estado bajo y se utiliza como un metrónomo para coordinar las acciones de los circuitos. Aunque la señal de palabra tiene un número de otros significados, el término se utiliza aquí para "la energía transmitida que puede llevar a la información". Una señal de reloj es producida por un generador de reloj. Aunque se utilizan disposiciones más complejas, la señal de reloj más común es en forma de una onda cuadrada con un ciclo de trabajo del 50%, por lo general con una frecuencia fija, constante. Circuitos utilizando la señal de reloj para la sincronización pueden llegar a

11

ser activo, ya sea en el flanco ascendente, el flanco descendente, o, en el caso de doble velocidad de datos, tanto en la salida y en los flancos descendentes de la ciclo de reloj. Albert P. Malvino, Donald P. Leach (1993) afirma que: “Una señal de relojes una forma de onda periódica (ordinariamente una onda cuadrada) que tiene niveles estables altos y bajos, tiempos muy cortos de subida, de caída y una buena estabilidad de frecuencia. Un circuito muy empleado para generar una forma de onda de reloj estable, TTL compatible, es el circuito controlado por cristal”. (p. 320). (Albert P. Malvino, 1993)

7.1 Circuitos digitales Mayoría de los circuitos integrados de complejidad suficiente utilizar una señal de reloj para sincronizar las distintas partes del circuito de ciclismo, a un ritmo menor que el peor de los tiempos de propagación interna. En algunos casos, se requiere más de un ciclo de reloj para llevar a cabo una acción predecible. Como circuitos integrados se hacen más complejos, el problema de suministrar relojes de precisión y sincronizada a todos los circuitos se vuelve cada vez más difícil. El ejemplo preeminente de tales chips complejos es el microprocesador, el componente central de las computadoras modernas, que se basa en un reloj de un oscilador de cristal. Las únicas excepciones son los circuitos asíncronos como CPUs asíncrona. Una señal de reloj también puede estar cerrada, es decir, combinado con una señal de control que activa o desactiva la señal de reloj para una cierta parte de un circuito. Esta técnica se utiliza a menudo para ahorrar energía por cerrando efectivamente porciones de un circuito digital cuando no están en uso, pero tiene un costo de aumento de la complejidad en el análisis de sincronización. 12

7.1.1

Reloj monofásico

Circuitos síncronos más modernos utilizan sólo un "reloj monofásico", en otras palabras, que transmiten todas las señales de reloj de 1 cable.

7.1.2 Reloj de dos fases En los circuitos síncronos, un "reloj de dos fases" se refiere a las señales de reloj distribuidas en 2 hilos, cada uno con impulsos que no se solapan. Tradicionalmente, uno de los cables se denomina "fase 1" o "phi1", el otro cable lleva la "fase 2" o señal de "phi2". MOS IC suelen utilizarse dos señales de reloj en la década de 1970. Estos fueron generados externamente, tanto para el 6800 y el 8080. La próxima generación de microprocesadores incorpora la generación de reloj en el chip. El 8080 tenía un reloj de 2 MHz, pero el rendimiento de procesamiento fue similar a la de 1 MHz 6800. Los 8.080 requieren más ciclos de reloj para ejecutar una instrucción del procesador. El 6800 tuvo una tasa de reloj mínima de 100 kHz, mientras que el 8080 podría ser detenido. Versiones de mayor velocidad de ambos microprocesadores fueron puestos en libertad en 1976. El 6501 requiere un generador de reloj de 2-fase externa. El MOS Technology 6502 utiliza la misma lógica de 2 fases internamente, pero también incluyó un generador de reloj de dos fases en el chip, por lo que sólo necesita una única entrada de reloj de fase, lo que simplifica el diseño del sistema.

7.1.3 Reloj de 4 fases Un "reloj de 4 fases" tiene señales de reloj distribuidas en 4 hilos. En algunos microprocesadores tempranos tales como las industrias de semiconductores IMP-16 familia Nacional, se utiliza un reloj de múltiples fases. En el caso de la IMP-16, el reloj

13

tenía cuatro fases, cada una de 90 grados entre sí, con el fin de sincronizar las operaciones del núcleo del procesador y sus periféricos. Algunos circuitos integrados utilizan lógico de cuatro fases. La tecnología de Intrinsity Fast14 utiliza un reloj de múltiples fases. Microprocesadores y microcontroladores más modernos utilizan un reloj de una sola fase, sin embargo.

7.1.4 Multiplicador de reloj Muchos microordenadores modernos utilizan un "multiplicador de reloj" que multiplica un reloj externo frecuencia más baja a la tasa de reloj adecuada del microprocesador. Esto permite que la CPU funcione a una frecuencia mucho más alta que el resto del equipo, que ofrece mejoras de rendimiento en situaciones en que la CPU no necesita esperar a que un factor externo.

7.1.5

Cambio de frecuencia dinámica

La gran mayoría de dispositivos digitales no requieren de un reloj a una frecuencia fija, constante. Siempre y cuando se respeten los tiempos mínimos y máximos de reloj, el tiempo entre flancos de reloj puede variar mucho de un extremo a otro y viceversa. Tales dispositivos digitales funcionan igual de bien con un generador de reloj que cambia de forma dinámica su frecuencia, como por ejemplo la generación de reloj de espectro ensanchado, escalado de frecuencia dinámica, PowerNow!, Cool'n'Quiet, SpeedStep, etc Los dispositivos que utilizan la lógica estática ni siquiera tienen un tiempo máximo de reloj, estos aparatos pueden ser frenado y se detuvieron de forma indefinida, luego continuó a toda velocidad del reloj en cualquier momento posterior.

14

7.2 Distribución La manera más efectiva de obtener la señal de reloj a cada parte de un chip que lo necesita, con la más baja inclinación, es una rejilla de metal. En un gran microprocesador, la energía utilizada para conducir la señal de reloj puede ser más del 30% de la potencia total utilizada por todo el chip. Toda la estructura con las puertas en los extremos y todos los amplificadores en el medio tiene que ser cargado y descargado cada ciclo. Para ahorrar energía, gating de reloj se apaga temporalmente la parte del árbol. La red de distribución de reloj distribuye la señal de reloj desde un punto común a todos los elementos que lo necesitan. Dado que esta función es vital para el funcionamiento de un sistema síncrono, mucha atención se ha dado a las características de estas señales de reloj y las redes eléctricas utilizadas en su distribución. Señales de reloj son a menudo considerados como señales de control simples, sin embargo, estas señales tienen algunas características y atributos muy especiales. Las señales de reloj se cargan normalmente con la mayor cargabilidad de salida y operar a las más altas velocidades de cualquier señal dentro del sistema síncrono. Puesto que las señales de datos se proporcionan con una referencia temporal de las señales de reloj, las formas de onda de reloj debe ser particularmente limpia y nítida. Además, estas señales de reloj se ven particularmente afectados por la ampliación de tecnología, en el que las líneas de interconexión global a largo vuelto significativamente más resistente que las dimensiones de línea se reducen. Este aumento de la resistencia de la línea es una de las principales razones de la creciente importancia de la distribución de reloj en funcionamiento síncrono. Por último, el control de las diferencias y la incertidumbre en los tiempos de llegada de las señales de reloj puede 15

limitar severamente el máximo rendimiento de todo el sistema y crear las condiciones de carrera catastróficos en el que una señal de datos incorrectos puede LATCH en un registro. La mayoría de los sistemas digitales síncronos consisten en cascada de los bancos de registros secuenciales con lógica combinacional entre cada conjunto de registros. Los requisitos funcionales del sistema digital se cumplan las etapas lógicas. Cada etapa lógica introduce retardo que afecta al rendimiento de temporización, y el rendimiento de temporización del diseño digital puede ser evaluada en relación con los requisitos de tiempo por un análisis de tiempo. A menudo una consideración especial se debe hacer para cumplir con los requisitos de tiempo. Por ejemplo, los requisitos de rendimiento global y local de tiempo puede ser satisfecha por la inserción cuidadosa de tubería registra en ventanas de tiempo equidistantes para satisfacer limitaciones críticas tiempos en el peor de los casos. El diseño adecuado de la red de distribución de reloj ayuda a asegurar que se cumplen los requisitos críticos de tiempo y de que no existen las condiciones de carrera. Los componentes de retardo que componen un sistema síncrono en general se componen de los siguientes tres subsistemas individuales: los elementos de almacenamiento de memoria, elementos lógicos, y los circuitos de reloj y de la red de distribución. Nuevas estructuras están actualmente en desarrollo para mejorar estos problemas y ofrecer soluciones eficaces. Las áreas importantes de investigación incluyen técnicas de resonancia cronometraje, interconexión óptica en chip y metodologías de sincronización locales.

16

Politecnos (2013), afirma que: “Uno de los puntos clave en el diseño de circuitos lógicos de altas prestaciones es el sistema o estructura de distribución de la señal de reloj o sincronismo, y el parámetro mas Importante a tener en cuenta es el clock skew que dicha estructura introduce. En la siguiente figura se observa una determinada estructurade distribución del reloj de un CI, y una de las causas de la introducción de clock skew:

La diferencia de longitudes de las líneas de distribución del reloj, entre el punto de entrada del reloj y la localización de los biestables a sincronizar”. (p. 227). (Politecnos, 2003)

8

Señal de reloj en los microprocesadores Los microprocesadores son circuitos digitales altamente complejos, que utilizan una

señal de reloj para funcionar.

17

En algunos microprocesadores antiguos se utilizaban reloj multifase (por ejemplo, la familia de microprocesadores IMP-16), pero actualmente la mayoría utiliza un reloj de una única fase. La señal de reloj puede ser combinada con un controlador de señal que se encarga de permitir o no la señal de reloj para ciertas partes de un circuito. Esta técnica es especialmente utilizada para ahorrar energía, apagando porciones de un circuito digital que no están en uso. Muchas microcomputadoras utilizan un multiplicador de reloj, que multiplica una señal de reloj externa más baja que la del microprocesador, para adecuarla a la señal de éste. Esto permite al CPU operar a mucha más alta frecuencia que el resto de los componentes de la computadora, permitiéndole al CPU no esperar un factor externo (por ejemplo, una entrada/salida de memoria).

9

Frecuencia de reloj La frecuencia de reloj es la velocidad en ciclos por segundo (medidas en hercios) con

que una computadora realiza las operaciones más básicas. Diferentes chips en la placa madre pueden tener diferentes frecuencias de reloj. En general, en computación, cuando se habla de "la frecuencia de reloj", se está haciendo referencia a la velocidad del CPU (el microprocesador).

18

10 Bibliografía Albert P. Malvino, D. P. (1993). Principios y Aplicaciones Digitales (Cuarta ed.). (L. I. Morlan, Trad.) Barcelona: Marcombo. artigos, C. d. (s.f.). Centrodeartigos.com . Obtenido de http://centrodeartigo.com/articulos-informativos/article_71064.html Briceño, A. (2013 de Marzo de 2013). scribd.com. Obtenido de https://es.scribd.com/doc/132408588/Senal-de-reloj#scribd Humada, R. L. (s.f.). Obtenido de http://www.uhu.es/rafael.lopezahumada/descargas/tema7_fund_0405. pdf Instituto Nacional de Tecnologias Educativas y de Formacion del Profesorado. (s.f.). Obtenido de intef: http://ficus.pntic.mec.es/jpip0006/digital/descargas/contadores %20sincronos.pdf Jimenez, R. (s.f.). Obtenido de http://www.uhu.es/raul.jimenez/DIGITAL_II/dig2_i.pdf Mandado, E. M. (2007). Sistemas Electronicos Digitales (Novena ed.). Marcombo. Politecnos. (2003). Diseño de Circuitos y Sistemas Integrados (Segunda ed.). Barcelona, España: Edicions UPC. Santamaria, E. (1993). Electronica Digital y Microprocesadores (Vol. I). Madrid, España: ICAI-ICADE. Secuenciales, S. (s.f.). Obtenido de http://sistemassecuenciales.blogspot.com/2008/07/contadorsncronos-descendentes-y.html

¿Que es el inductor? ¿Qué es un inductor?

19

Es un inductor de la realización de una bobina, envuelto alrededor de un núcleo,que crea inductancia cuando una corriente alterna fluye a través de ella. Inductoresse utilizan para impedir el flujo de corriente en un circuito. El conductor suele ser alambre delgado imán, y el núcleo suele ser el aire o el acero. Trabajo de un inductor Cuando la corriente alterna fluye a través de un inductor, se crea un campoelectromagnético. La fuerza de este campo depende del número de espiras,diámetro de la bobina y la permeabilidad de los materiales básicos. De acero tieneuna permeabilidad mucho mayor que el aire y produce un fuerte campo. Como losactuales cambios de dirección, el campo también experimenta un cambio y lascausas de un flujo de corriente inducida en la dirección opuesta y obstaculizar elflujo de la corriente Tipos de Inductores Hay tres tipos de inductores: fijo, ajustable y variable. Ajustable inductores tienenvarios puntos con diferentes inductancia, mientras que la variable inductores tienenpartes móviles que permiten un mayor control sobre la inductancia. Inductanciastambién se pueden definir por sus corazones. En general, los principales inductoresde aire se utilizan para frecuencias más altas, lo que saturar un núcleo sólido. Aplicaciones de un inductor Inductores se utilizan como protectores de bloque fuerte, porque los cambiosactuales. Se utilizan como filtros de línea telefónica, para eliminar las señales dealta frecuencia de banda ancha y se colocan en los extremos de los cables de señal para reducir el ruido. Inductores y capacitores se utilizan en circuitos de audiopara filtrar o amplificar frecuencias específicas. Son pequeñas bobinas inductoresque bloquean la corriente alterna y se utilizan para reducir las interferenciaseléctricas y de radio. Básico transformador está a tan solo dos inductores herida entorno a un gran núcleo de acero. Sus campos magnéticos se acoplan, ya que elcentro les obliga a fluir a través de ambas bobinas. Cuando una corriente alterna delas corrientes en una bobina, se induce una corriente alterna en la otra bobina.

20