• Author / Uploaded
• jesus barraza

Citation preview

CENTRO DE ENSEÑANZA TÉCNICA Y SUPERIOR

Escuela de Ingeniería Ingeniería en Cibernética Electrónica

Control Digital Prieto Entenza Pablo Reporte retenedor de orden cero Presenta: Edgar Alcántara Erick Tabares Jesús Barraza

Tijuana, B.C., 16 de agosto del 2019

1

Retenedor de Orden Cero E. Alcántara, E. Tabares y J. Barraza, IEEE Centro de Enseñanza Técnica y Superior Abstract​— El presente documento expone el desarrollo de la práctica sobre muestreo y los retenedores de orden cero. Se muestran conceptos teóricos y una simulación. En la simulación se exploran distintas configuraciones y como afectan en la salida de la señal. Palabras clave​—. Control digital, tiempo de muestreo, aliasing, retenedor. 

TÍTULO DEL PROYECTO

I.

Muestreadores y Retenedores. Efectos del muestreo. II.

●

INTRODUCCIÓN

La reconstrucción de señales continuas es fundamental para ciertos aspectos del procesamiento de datos, ya que a partir de esto se pueden determinar aplicaciones enfocadas tanto a la interfaz con el usuario, como a la regulación de factores externos al dispositivo que se le aplica. Sin embargo, al momento de muestreo, o discretización, de las señales, suele jugar en contra el hecho de tratar de adquirir las muestras instantáneamente de la señal continua, debido a que así se perderán una considerable cantidad de datos, y para evitar este tipo de situaciones se desarrollaron los retenedores de señal, principalmente de orden 0. Los retenedores de orden 0 resultan ser bastante útiles para la reconstrucción de ciertas señales continuas invariables en el tiempo, debido a que estos son los menos complejos a desarrollar. Estos retenedores utilizan regularmente varios impulsos dados por alguna fuente externa a la señal continua, la cual determinará, por medio del uso de un componente variante en el tiempo, como por ejemplo un capacitor, la frecuencia de muestreo y recopilación de datos dados por la señal continua. Dado que la frecuencia de muestreo será determinada por la frecuencia de interrupción del retenedor, y la señal original estará siendo afectada por el capacitor del mismo, se podrá retener un fragmento de la señal continua por el tiempo en que se vuelva a obtener una muestra. Pero para evitar el fenómeno de Aliasing en el muestreo, es necesario tener en cuenta el teorema de Nyquist, lo que se explicará posteriormente en este documento.

1

III.

●

OBJETIVOS

Implementación de un circuito de muestreo y retención, el cual comprobará los procesos empleados en la discretización de señales analógicas. Analizar los efectos de las variaciones del tiempo de muestreo en la señal reconstruida por el retenedor. Enfocándose en el efecto del alias, y el sobremuestreo. IV.

MARCO TEÓRICO

Teorema de nyquist El teorema de Nyquist especifica que una función sinusoidal en el tiempo o la distancia puede regenerarse sin pérdida de información siempre que se muestre a una frecuencia mayor o igual a dos veces por ciclo [1]. Este teorema, básicamente, funciona para recuperar una señal continua por medio de un muestreo o un conjunto de muestras de la señal original. Siempre y cuando las muestras estén a una frecuencia mayor, ya que al momento de multiplicar el conjunto de muestras con un tren de impulsos, la señal puede salir sobrelapada, otorgando como salida una señal incorrecta o diferente al objetivo o señal continua. Aliasing El aliasing es el fenómeno cuando un componente de alta frecuencia se disfraza como un componente de baja frecuencia debido al muestreo o viceversa [2]. En el procesamiento de señales, el fenómeno de aliasing es cuando una sinusoide de una frecuencia adquiere la apariencia o identidad de una sinusoide de frecuencia diferente [Figura 1]. La razón fundamental del alias de las señales es el hecho de que las sinusoides de tiempo discreto no son funciones únicas de frecuencia.

2

Figura 1. Ejemplos de Aliasing. Este fenómeno es un problema si dos (o más) sinusoides de tiempo continuo distintos contribuyen a la misma sinusoide de tiempo discreto, no hay forma de distinguir los sinusoides de tiempo continuo originales. No hay forma de determinar la amplitud y la fase para asignar a las sinusoides de tiempo continuo (con alias) si estamos tratando de analizar la señal o tratando de convertirla en una señal de tiempo continuo.

Funcionamiento del circuito retenedor de orden cero En un muestreador convencional, un interruptor se cierra cada periodo de muestreo T para admitir una señal de entrada. En la práctica, la duración del muestreo es muy corta en comparación con la constante de tiempo más significativa de la planta [3]. El objetivo principal de un muestreador es convertir una señal continua en un tren de impulsos que se presentaría en una serie de instantes de muestreo. La retención de datos es un proceso que genera una señal continua a partir de una secuencia de muestras en tiempo discreto.circuito retiene la amplitud . La forma más sencilla de hacer esto es por medio de un retenedor de orden cero. Este retenedor retiene la amplitud de la muestra de un instante muestreo al siguiente. Este retenedor se conoce también como sujetador o generador de señal escalera. La salida del retenedor de orden cero es una función escalonada. En la figura 2 se mostrará el proceso de la señal a través del retenedor de orden cero.

señal será representada por una sinusoidal a una frecuencia de 15Hz, con un volt pico-pico. La función de entrada se representa como: f (t) = sin(2π * 15 * t) A esta señal se le tomarán ​n muestras dentro de su periodo (T). Como se discutió anteriormente, un buen rango de muestreo (​ws​) va desde 5 a 10 veces la frecuencia máxima dentro de la función, por lo que: 5wm < ws < 10wm Para esta simulación se utilizará una frecuencia de muestreo 10 veces mayor a la frecuencia máxima de f(t), teniendo así: ws = 10 * 30π = 150 Hz 2π Esto nos otorga el valor de la frecuencia de muestreo que se utilizara para la simulación. Para obtener estas muestras, se utilizará un transistor que funcione como un switch, para dejar pasar la señal continua por un breve instante (impulso). Esto quiere decir que nuestra señal que va a la base del transistor, tiene que tener una frecuencia de ws y un ciclo de trabajo pequeño (en esta simulación se utilizó un ciclo de trabajo de 5%). La configuración del transistor debe recibir en el colector a la entrada f(t), recibir la señal de reloj en la base y conectar el emisor a una resistencia que sigue al circuito retenedor. Esto nos va a dar una señal discreta, lo que se pretende hacer después es aplicar un retenedor de orden cero, para retener el valor entre muestras, básicamente reconstruyendo la señal f(t) de manera digital. Se utiliza un capacitor para que este se cargue al momento de que el transistor se encuentre en modo cerrado y al estar abierto descargarse hasta que llega la nueva muestra y se cargue de nuevo. Para mantener el voltaje, se agrega un amplificador operacional en modo no-inversor seguidor de voltaje (con una ganancia de 1)Figura 3.[4]

Figura 3. Amplificador Operacional con configuración no inversora y ganancia unitaria.

Figura 2. Retenedor de orden cero. V.

PROCEDIMIENTO

Para realizar una simulación de un retenedor de orden cero es necesario tener una señal de entrada. Esta 2

Finalmente, en un osciloscopio se monitorea la señal de entrada f(t) y la señal de salida y(t), que es la señal después de pasar por el circuito retenedor. A continuación se muestra el circuito en la Figura 4.

3

VII.

Figura 4. Circuito muestreador y retenedor de orden cero. VI.

RESULTADOS

En la Figura 5 se puede observar el resultado de la simulación.

En este documento se describe la implementación de un circuito retenedor de orden cero en condiciones ideales, donde, tras la simulación, se pudieron contemplar los fenómenos del muestreo que permiten entender mejor el funcionamiento de este circuito, cubriendo totalmente los objetivos planteados previamente. Tras realizar la investigación teórica, se tuvo un concepto básico acerca de lo que podría pasar al simular el circuito, lo cual ayudó a demostrar los conceptos expuestos en el apartado de marco teórico. Haber realizado esta simulación pone en práctica los aprendizajes de clase y comprueba la teoría en un ambiente digital, ideal y controlado. El siguiente paso de esta práctica consiste en llevarlo a cabo en un circuito real, para comprobar que el funcionamiento de la simulación. Entran los factores de las imprecisiones de los componentes y el error humano, pero con la teoría detrás, se esperan resultados favorables.

VIII.

Figura 5. Señal de entrada (rojo) vs señal de salida (azul). Como se puede observar, en los resultados de la simulación, se respeta la frecuencia de muestreo de 10 muestras por cada periodo de la señal. Teniendo una señal cuyo periodo es 15Hz y un muestreo de 150 Hz que ocurre exactamente 10 veces dentro de los 15 Hz. La señal se mantiene estable hasta que se vuelve a cargar el capacitor. Por la frecuencia de muestreo utilizada, el valor de capacitancia puede estar arriba de los 2.2uF y no sufrir de descargarse antes de tiempo. El fenómeno llamado Aliasing, como se explicó previamente, se refiere a la reconstrucción errónea de una señal continua, entonces este fenómeno se presenta cuando la frecuencia de muestreo de la señal no es lo suficientemente alta, como para obtener datos de una forma decente. Sin embargo, la frecuencia de muestreo, para que ocurra Aliasing, no necesariamente tiene que ser menor a la frecuencia de la señal de entrada, sino que sucede cuando no se complace el teorema de Nyquist, es decir que la frecuencia de muestreo no es, al menos, mayor que el doble de la frecuencia de la señal original. Es importante evitar el aliasing, debido a que este provoca una gran pérdida de información de la señal que se quiere discretizar. 3

CONCLUSIONES

REFERENCIAS

[1] P. Colarusso, “Nyquist Theorem - an overview | ScienceDirect Topics,” 1999. [Online]. Available: https://www.sciencedirect.com/topics/engineering/nyquist-t heorem. [2] B. Van Veen, “Aliasing of Signals - Identity theft in the frequency domain,” AllSignalProcessing.com, 25-Apr-2015. [Online]. Available: https://allsignalprocessing.com/aliasing-of-signals-identity-t heft-in-the-frequency-domain/. [3] Cespedes Murillo, J. and Rodriguez Bermudez, O. (n.d.). Control Digital. [ebook] Available at: https://repository.unad.edu.co/bitstream/10596/4978/1/2030 41_Modulo_control_digital.pdf . [4] Franco, S. (2015). Design with operational amplifiers and analog integrated circuits. 4th ed. New York, NY: McGraw-Hill Education.