• Author / Uploaded
• Eduardo Caizatoa

Citation preview

Escuela Politécnica Nacional Facultad de ingeniería eléctrica y electrónica Laboratorio de sistemas digitales

Práctica Nº9

PRÁCTICA N°9 TEMA:Contadores OBJETIVO:  Familiarizar al estudiante con el diseño de circuitos contadores TRABAJO PREPARATORIO: 1. Utilizando flip-flops J-K, diseñe un contador asincrónico descendente modulo 20 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento. 1 U4

1

7 1 2 6 4 5 3

9

14

12

J

Q

Q

U3:A

2

11

4

10

16

J

Q

Q

13 12 11 10 9 15 14

7447

15

1 16

6

CLK K

1

CLK K

6

CLK K

1

CLK K

1

Q

15

QA QB QC QD QE QF QG

8 7 6 5 4 3 2

16

U2:B

7

U2:A Q

S

10

J

R

4

S

Q

11

R

12

Q

S

14

J

2

U1:B

7

9

R

Q

15

S

Q

R

2

U1:A

S

J

R

4

A B C D BI/RBO RBI LT

CLK K

14

7476

3

7476

8

3

8

3

RP1 7476

7476

7476

RESPACK-7

1 U5

U7:A

7 1 2 6 4 5 3

0

1

U6:A

U7:C

7447

9

3

4

8 6

13 12 11 10 9 15 14

8 7 6 5 4 3 2

U7:B 7432

1

QA QB QC QD QE QF QG

1

3 2

A B C D BI/RBO RBI LT

2

10

5

7408 7432

RP2

7432

RESPACK-7

2. Utilizando flip-flops J-K diseñe un contador asincrónico ascendente modulo 24 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento. U10 7 1 2 6 4 5 3

1 U12:A

2

U9:B

7

U9:A

2

U8:B

7

U8:A

2

7

U3:B

A B C D BI/RBO RBI LT

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

K

7476

12

6

U16:A

7476

3

1 2 13

Q

10

16

1

CLK K

J

Q

7476

Q

15

CLK K

14

U11

7476

0

U13:A

U15:A

1 2

14

4

1 3 12

2

1

A B C D BI/RBO RBI LT

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

7447 8 7 6 5 4 3 2

7400 7400

7 1 2 6 4 5 3

7411

U14:A

RP3

1 3

RP4

RESPACK-7

RESPACK-7

2

1

7408

1

1

7476

Q

CLK

11

8 7 6 5 4 3 2

1

Q

1

16

J

S

10

9

R

K

15

3

Q

CLK

Q

S

6

J

R

12

4

S

14

11

R

K

Q

8

7476

Q

CLK

J

3

1

9

S

16

15

R

K

Q

8

10

CLK

J

S

4

R

Q

11

3

S

Q

8

6 12

J

R

7447 9

Escuela Politécnica Nacional Facultad de ingeniería eléctrica y electrónica Laboratorio de sistemas digitales

Práctica Nº9

3. Diseñar un contador asincrónico ascendente modulo 68 utilizando el contador 7490 y 7493 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento. 7490 U1 14 1

CKA CKB

2 3 6 7

U3 12 9 8 11

Q0 Q1 Q2 Q3

7 1 2 6 4 5 3

R0(1) R0(2) R9(1) R9(2)

A B C D BI/RBO RBI LT

13 12 11 10 9 15 14

QA QB QC QD QE QF QG

74LS47

74LS90

8 7 6 5 4 3 2

1

U5:B 4 6 5

U5:A 2

74LS08

RP2

3 1

RESPACK-7

74LS08

1 U2 14 1

2 3 6 7

U5:C 9

Q0 Q1 Q2 Q3

12 9 8 11

7 1 2 6 4 5 3

R0(1) R0(2) R9(1) R9(2)

A B C D BI/RBO RBI LT

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

74LS47

74LS90 8 7 6 5 4 3 2

10 74LS08

RP1 RESPACK-7

6

7493 U15:B 7411

1 5 4 3

U18 3 2

R0(2) R0(1)

U26:B 4

1 14

6 5

CKB CKA

U20 QD QC QB QA

11 8 9 12

7 1 2 6 4 5 3

7493 7432

13 12 11 10 9 15 14

1 1

9

8 7 6 5 4 3 2

U26:C

8 7 6 5 4 3 2

4

RESPACK-7 8

10

U19

1 14

R0(2) R0(1)

CKB CKA

QD QC QB QA

7 1 2 6 4 5 3

11 8 9 12

7493

A B C D BI/RBO RBI LT 7447

RP7 QA QB QC QD QE QF QG

13 12 11 10 9 15 14

5

3 2

4

7432

U25

U6:B 7408

RP8 RESPACK-7

6

7404 3

QA QB QC QD QE QF QG

7447

U17:B

1

A B C D BI/RBO RBI LT

2

1

8

U4

CKA CKB

Escuela Politécnica Nacional Facultad de ingeniería eléctrica y electrónica Laboratorio de sistemas digitales

Práctica Nº9

4. Utilizando flip-flops JK diseñe un contador asincrónico descendente modulo 22 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

U7:A

U7:B

1

1

3

4

2

6 5 74LS32 74LS32

1

CLK K

14

Q

7476

12

S

J

11

Q

4 1

CLK K

7476

10

Q

U3:A

2

U2:B

7

6

16

J

S

16

9

Q

R

10

15

Q

Q

7476

15

CLK K

3

Q

J

R

CLK K

U2:A

2

1

S

4

8

7476

12

11

R

14

U1:B Q

3

Q

J

8

CLK K

9

S

15

R

S

Q

6

3

16

J

7

U1:A

2

1

R

4

14

U4:C

7476

10 8 9 74LS08

1

0 U4:B

U4:A

4

1

6 3

5

?

2 74LS08 74LS08

U5:B

U4:D

4 6

12

5

11

?

13 74LS32

U5:C

74LS08 9

8

U6:A

10

U6:B

1 3

4

74LS32

2

?

6 5 74LS08 74LS08

U6:C

?

9 8

U5:D

10 12 74LS08

11

?

13

U6:D 12

74LS32 11

13 74LS08

5. Realice un circuito digital que permita dividir una señal cuadrada de 25 KHz para obtener una señal de 5 KHz. A B

U1 R1(1)

14 1

R1 330R

2 3 6 7

CKA CKB

Q0 Q1 Q2 Q3

12 9 8 11

C D

R0(1) R0(2) R9(1) R9(2)

R2 330R

7490

D1

D2

LED-RED

LED-RED

6. Diseñar un contador sincrónico ascendente y descendente modulo 08, utilizando flipflop JK que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

3

Escuela Politécnica Nacional Facultad de ingeniería eléctrica y electrónica Laboratorio de sistemas digitales

U38:C

U38:B

U38:A 1

Práctica Nº9

3

2

6

1

0

7404

7404

1

7404

5

4

(COM)

U37:A 1

U39

3

2 3 5 6 11 10 14 13

2 7408

10

7476

16

15

6 CLK K

Q

14

7476

U36:B

7

9

12

J

Q

11

0

CLK K

8

Q

Q

S

2

K

1

J

S

S

CLK

4

R

12

11

3

U25:B(CLK)

Q

1

0

U36:A

R

0

U25:B

7

6

J

R

9

8

U25:B(J)

Q

10

1 15

1A 1B 2A 2B 3A 3B 4A 4B

U40 1Y 2Y 3Y 4Y

A/B E 74157

7476

BIBLIOGRAFÍA  http://www.esi.uclm.es/www/isanchez/teco/pr6.doc  SISTEMAS DIGITALES, Novillo Carlos.  Libro Manual TEXAS INSTRUMENTS, “Pocket Data Book”.  Fast and LS TTL data, manual TTL de “MOTOROLA”

4

4

7 1 2 6 4 5 3

7 9 12 U40(LT)

A B C D BI/RBO RBI LT 7447

QA QB QC QD QE QF QG

13 12 11 10 9 15 14