ESCUELA POLITÉCNICA NACIONAL DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA LABORATORIO DESISTEMAS DIGITALES PREPAR
Views 51 Downloads 0 File size 675KB
ESCUELA POLITÉCNICA NACIONAL DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA LABORATORIO DESISTEMAS DIGITALES
PREPARATORIO
LABORATORIO DESISTEMAS DIGITALES Práctica #:
06
Tema:
Operaciones Aritméticas Binarias
Fecha de Realización: Realizado por:
(Espacio Reservado) Fecha de entrega: / ____ / ____ f. ______________________ año mes día Recibido por: Sanción: _______________________________________________
Semestre: ENERO-JUNIO 2012
Escuela Politécnica Nacional Laboratorio de Sistemas Digitales
OPERACIONES ARTIMÉTICAS BINARIAS
OBJETIVO: Familiarizar al estudiante con la utilización y funcionamiento de circuitos lógicos combinacionales que realizan operaciones aritméticas binarias. 1. Consultar las características, tabla de función y distribución de pines de los circuitos integrados: CI 7480:
CI 7482:
Ingeniería Electrónica y Control
Leonardo Vera Sánchez
Escuela Politécnica Nacional Laboratorio de Sistemas Digitales
CI 7483:
CI 74283:
Ingeniería Electrónica y Control
Leonardo Vera Sánchez
Escuela Politécnica Nacional Laboratorio de Sistemas Digitales
CI 74183:
2. Consultar las características, tabla de función y distribución de pines de los circuitos integrados: CI 74181: Ingeniería Electrónica y Control
Leonardo Vera Sánchez
Escuela Politécnica Nacional Laboratorio de Sistemas Digitales
CI 74381:
Ingeniería Electrónica y Control
Leonardo Vera Sánchez
Escuela Politécnica Nacional Laboratorio de Sistemas Digitales
CI 74382:
Ingeniería Electrónica y Control
Leonardo Vera Sánchez
Escuela Politécnica Nacional Laboratorio de Sistemas Digitales
3. Construya un sumador de cuatro bits utilizando un semisumador y tres sumadores completos en base a compuertas.
SEMISUMADOR BO 0 0 1 1
AO 0 1 0 1 SO= AO
SO 0 1 1 0
C 0 0 0 1 BO
C= AO * BO
Ingeniería Electrónica y Control
Leonardo Vera Sánchez
Escuela Politécnica Nacional Laboratorio de Sistemas Digitales
SUMADOR COMPLETO Ci 0 0 0 0 1 1 1 1
Bi 0 0 1 1 0 0 1 1 Si= (Ai
Ai 0 1 0 1 0 1 0 1
Si 0 1 1 0 1 0 0 1 Bi)
CO= A1* Bi + Ci*(Ai
CO 0 0 0 1 0 1 1 1 Ci Bi)
4. Diseñe un circuito sumador paralelo de acarreo anticipado de un solo bit utilizando compuertas lógicas (A-O-N).
5. Usando sumadores binarios de 4 bits y los módulos que se consideren necesarios, diseñe un sumador de dígitos decimales en código BCD. Este sumador aceptará como entrada 9 bits que representan 2 dígitos BCD más un acarreo de la etapa anterior. Generará como salida 5 bits que corresponden a un dígito BCD más un acarreo a la etapa siguiente. Utilice el circuito integrado 7483 consultado en el numeral 2.1.
Ingeniería Electrónica y Control
Leonardo Vera Sánchez
Escuela Politécnica Nacional Laboratorio de Sistemas Digitales
6. Diseñar un circuito sumador-restador de 2 números de 4 bits en Complemento a 1. Utilice el circuito integrado 74181.
Ingeniería Electrónica y Control
Leonardo Vera Sánchez
Escuela Politécnica Nacional Laboratorio de Sistemas Digitales
Bibliografía “Sistemas digitales”; Ing. Miguel Hinojosa, EPN,2011. “Sistemas digitales”; Ing. Carlos Novillo, EPN,2011. http://irlenys.tripod.com/digitalesi/arit/suma.htm http://www.datasheetarchive.com/74181-datasheet.html http://www.unicrom.com/dig_suma_binaria_completo.asp http://portales.puj.edu.co/objetosdeaprendizaje/Online/OA06/paginas/capitulos/Cap3.htm http://www.datasheetcatalog.org/datasheets/560/493318_DS.pdf
Ingeniería Electrónica y Control
Leonardo Vera Sánchez