• Author / Uploaded
• Rohilin Menimam

Citation preview

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 1 MATERIA: Electrónica Digital.

TEMA: Compuertas lógicas.

Fecha de entrega: Físico:________________ __

Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Familiarizarse con la lógica digital, hojas de datos de compuertas lógicas y el comportamiento de las mismas. MATERIAL REQUERIDO: o o o o o o

Hojas de datos de los circuitos integrados 7404, 7408 y 7432. Circuitos integrados con las compuertas AND, NOT y OR. 1 protoboard. 1 multimetro. Alambre para protoboard. LEDs de diversos colores.

PROCEDIMIENTO: o Analizar la información de las hojas de datos de cada compuerta. o Estudiar el símbolo y la tabla de verdad de cada compuerta. o Simular cada compuerta como se ilustra en la figura 1. U1

AND +88.8 Volts

V1 1V

Figura 1.- Simulación de compuerta lógica AND.

o Comprobar el funcionamiento de cada una de las compuertas utilizando los circuitos integrados de la familia 74 obteniendo los siguientes datos:  Voltaje de salida de cada compuerta.  Nivel de voltaje de entrada para que la compuerta intérprete un 0 y 1.  Que sucede en las entradas de las compuertas cuando no conecto un 0 o un 1 lógico.  Corriente que consume cada circuito integrado.

El LED es un tipo especial de diodo, que trabaja como un diodo común, pero que al ser atravesado por la corriente emite luz. Existen diodos LED de varios colores y estos dependen del material con el cual fueron construidos. Hay de color rojo, verde, amarillo, 1 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

ámbar, infrarrojo y muchos más. Debe de escogerse bien la corriente que atraviesa el LED para obtener una buena intensidad luminosa. El LED tiene un voltaje de operación que va de 1.5 a 2.2 Volts aproximadamente y la gama de corrientes que debe circular por el va de 10 mA a 20 mA en los diodos de color rojo y de entre 20 mA y 40 mA para los otros LED. Nota: El ánodo es la terminal larga del led y el cátodo es la terminal corta del mismo. o Realiza los cálculos necesarios en el circuito de la figura 2 para obtener el valor adecuado de R1. R1 330

V1 5

D1 LED-GREEN

Figura 2.- Simulación de LED.

o Utilizando un software de simulación implementa el circuito que se ilustra en la figura 2 para analizar los efectos de R1 sobre la intensidad luminosa del led. o Realiza el paso anterior en físico.

2 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 2 MATERIA: Electrónica Digital.

TEMA: Compuertas lógicas.

Fecha de entrega: Físico:________________ __

Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Familiarizarse con la lógica digital y el funcionamiento de las compuertas NOR, NAND, XOR y XNOR. MATERIAL REQUERIDO: o o o o o o

Circuitos integrados con las compuertas NOR, NAND, XOR y XNOR. 1 protoboard. 1 multimetro. Alambre para protoboard. Dip switch. Resistencias de 220 y 1k Ω.

PROCEDIMIENTO: o Analizar cada una de las hojas de datos de cada una de las compuertas lógicas. o Analizar la configuración de interruptores para obtener un 1 y 0 lógico de la figura 3. o Analizar la configuración de salida de la compuerta para leer 1 y 0 lógico. o Comprobar la tabla de verdad de cada compuerta utilizando un software de simulación. o Comprobar los resultados obtenidos en la simulación con la práctica. o TAREA (Antes de simular e implementar cada una de las siguientes configuraciones verificar que sean correctas): Utilizando compuertas de dos entradas implementar compuertas de 4 entradas (AND, OR, NOR, NAND, XOR y XNOR). V1 R4

R3

R2

R1

1K

1K

1K

1K

5V

U1 R5

D1

220 LED-BLUE AND

U2 R6

D2

220 LED-BLUE AND

Figura 3.- Simulación de compuertas lógicas.

3 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 3 MATERIA: Electrónica Digital. TEMA: Expresiones lógicas y su implementación en circuito. Fecha de entrega: Físico:________________ __

Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Implementación de expresiones lógicas utilizando compuertas lógicas. MATERIAL REQUERIDO: o o o o o o o

Compuertas AND, OR, NOR, NOT, NAND, XOR y XNOR. 1 protoboard. 1 multimetro. Alambre para protoboard. Dip switch. Resistencias de 220 y 1k Ω. Leds.

PROCEDIMIENTO: o Llena la tabla de verdad 1 con tus resultados obtenidos en la práctica. Tabla 1.- Tabla de verdad indeterminada.

Entradas Salidas A B AB A+B X 0 0 0 1 1 0 1 1 0 X 1 X X 0 X 1 X X o Implementa el circuito que corresponde a las expresiones lógicas de las ecuaciones 1 y 2. o Obtén su tabla de verdad.

S1  ABC  AC  B  C 

(1)

4 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

S 2  B  C AC   A  C 

(2)

o Verifica los datos obtenidos en la tabla de verdad utilizando simulación. o Verifica los datos obtenidos en la tabla de verdad utilizando dispositivos físicos.

5 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 4 MATERIA: Electrónica Digital. Fecha de entrega: Físico:________________ __

TEMA: Algebra de Boole. Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Resolver un problema digital real, comprobar la funcionalidad del algebra de Boole e implementar un circuito que resuelva el problema. MATERIAL REQUERIDO: o o o o o o o

Compuertas (según su diseño). Protoboard. Multimetro. Alambre para protoboard. Dip switch. Resistencias de 220 y 1k Ω. Leds.

PROCEDIMIENTO: o Buscar una problemática a resolver utilizando lógica digital (4 entradas y 2 salidas). o Obtener su tabla de verdad. o Obtener sus maxitérminos y minitermos para decidir cual función es más simple de reducir utilizando algebra de Boole. o Obtener la función final (reducida al máximo). o Obtener los circuitos de la función inicial y la reducida. o Simular los dos circuitos implementados y comprobar que se obtengan los mismos resultados. o Implementar el circuito reducido y comprobar su funcionamiento correcto.

6 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 5 MATERIA: Electrónica Digital. TEMA: Dispositivos Lógicos Programables. Fecha de entrega: Físico:________________ __

Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Diseñar sistemas lógicos combinacionales utilizando Dispositivos Lógicos Programables. MATERIAL REQUERIDO: o o o o o o o

GAL22V10. Protoboard. Multimetro. Alambre para protoboard. Dip switch. Resistencias de 220 y 1k Ω. Leds.

PROCEDIMIENTO: o Familiarizarse con el Software de descripción de Hardware Galaxy. o Analizar la información de la hoja de datos de la GAL22V10. o Implementar en la GAL las siete compuertas de dos entradas (AND, OR, NOT, NAND, NOR, XOR y XNOR). o Implementar en la GAL las seis compuertas de cuatro entradas (AND, OR, NAND, NOR, XOR y XNOR). o Implementar en la GAL las funciones booleanas de las ecuaciones 3 y 4.

S1  ABC  AC  B  C 

(3)

S 2  B  C AC   A  C 

(4)

o Implementar la función booleana reducida de la practica 4. Nota: Todas las implementaciones deben ir acompañadas del código en VHDL y su simulación en Galaxy.

7 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 6 MATERIA: Electrónica Digital. Fecha de entrega: Físico:________________ __

TEMA: Mapas de Karnaugh. Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Implementar una secuencia de letras en un display utilizando mapas de karnaugh. MATERIAL REQUERIDO: o o o o o o o o

Compuertas (según su diseño). GAL22V10 Protoboard. Multimetro. Alambre para protoboard. Dip switch. Resistencias de 220 y 1k Ω. Display de 7 segmentos (elegir ánodo o cátodo común).

PROCEDIMIENTO: o Elegir un display y comprobar su funcionamiento (simulación):  Encendiendo y apagando cada segmento.  Haciendo que aparezcan cada una de las letras de la siguiente frase “SOY MECATRONICO” (Expresión diferente para cada alumno) como se muestra en la figura 4.

Figura 4.- Representaciones en el display.

o Una vez que se comprendió el funcionamiento del display llena la tabla de verdad 2 con los datos correspondientes. o Obtener las catorce funciones booleanas mínimas para cada una de las salidas obteniendo mapas de karnaugh. 8 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

o Obtener el circuito correspondiente a cada una de estas funciones. o Simular las funciones obtenidas comprobando que aparezcan las letras para las cuales fue diseñado. o Implementar el circuito en protoboard. Puedes utilizar la GAL, pero minimo debe existir un 40% del diseño hecho en compuertas. Tabla 2.- Tabla de verdad.

X1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Entradas X2 X3 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1

X4 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Letra S O Y M E C A T R O N I C O

a

b

Salidas c

d

e

f

El display permanece apagado. El display permanece apagado.

9 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 7 MATERIA: Electrónica Digital. TEMA: Sumadores y Restadores con integración MSI. Fecha de entrega: Físico:________________ __

Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de sumadores y restadores así como realizar su diseño. MATERIAL REQUERIDO: o o o o o

2 sumadores 74LS83. 9 interruptores. 14 resistencias (9 de 10kΩ y 5 de 220Ω). 5 leds. 4 compuertas XOR.

PROCEDIMIENTO: o Analizar el funcionamiento del sumador - restador que se muestra en la figura 5 en base a las reglas mencionadas en clases. o Realizar la simulación del circuito que se ilustra en la figura 5 y comprobar su funcionamiento. o Implementar el circuito de la figura 5. o Implementar un sumador en la “GAL22V10” utilizando el tipo de dato entero (Utiliza el número de bits máximo permitido por la GAL).

10 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA

DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

R1(1)

R9(1)

R1

R2 10k

R3 10k

R4

SW-SPST-MOM

SW5

10k

SW-SPST-MOM

SW4

10k

SW2 SW-SPST-MOM

R9 10k

SW1 SW-SPST-MOM

SW3 SW-SPST-MOM

U3

XOR

U4

10 8 3 1 11 7 4 16 13

U2 A1 A2 A3 A4 B1 B2 B3 B4 C0

S1 S2 S3 S4

C4

9 6 2 15

14

10 8 3 1 11 7 4 16

U1 A1 A2 A3 A4 B1 B2 B3 B4 C0

S1 S2 S3 S4

R7

10k

R8

C4

10k

13

R6

74LS83

10k

74LS83

R5

R7(1)

10k

9 6 2 15

14

SW6 SW-SPST-MOM

SW7 SW-SPST-MOM

SW8 SW-SPST-MOM

SW9 SW-SPST-MOM

R10 220

R11 220

R12 220

R13 220

R14 220

D1

LED-RED

D2

LED-RED

D3

LED-RED

D4

LED-RED

D5

LED-RED

M.C. Juan José Martínez Nolasco

XOR

U5

XOR

U6

XOR

Figura 5.- Sumador – Restador.

11

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 8 MATERIA: Electrónica Digital. Fecha de entrega: Físico:________________ __

TEMA: Decodificadores. Reporte:____________________

Nota: Las simulaciones se entregan en el reporte colocando mínimo tres casos de cada dispositivo. OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de los diversos decodificadores. MATERIAL REQUERIDO: o o o o

Decodificador BCD a 7 segmentos. Display de ánodo común. Display de cátodo común. GAL22V10.

PROCEDIMIENTO: o Implementar (utilizando el simulador) los decodificadores que se muestran en la figura 6 y comprobar su funcionamiento.

Figura 6.- Decodificadores implementados con compuertas lógicas.

o Implementar (utilizando el simulador) el decodificador que se muestra en la figura 7 y comprobar su funcionamiento.

12 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

Figura 7.- Decodificador de 2 entradas - 4 salidas con enable.

o Utilizando el decodificador de la figura 7 simular:  Un decodificador de 3 entradas - 8 salidas.  Un decodificador de 4 entradas - 16 salidas. o Comprobar el funcionamiento del decodificador 74138 que se ilustra en la figura 8 utilizando el simulador. U2 1 2 3

6 4 5

A B C

E1 E2 E3

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

15 14 13 12 11 10 9 7

74ALS138

Figura 8.- Decodificador 74138.

o Comprobar el funcionamiento del decodificador 74154 que se ilustra en la figura 9 utilizando el simulador. . U1 23 22 21 20 18 19

A B C D E1 E2

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

1 2 3 4 5 6 7 8 9 10 11 13 14 15 16 17

74154

Figura 9.- Decodificador 74154.

o Comprobar el funcionamiento del decodificador 7447 que se ilustra en la figura 10 utilizando el simulador.

13 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA U1 7 1 2 6 4 5 3

A B C D BI/RBO RBI LT

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

74LS47

Figura 10.- Decodificador BCD – 7 segmentos.

o Implementar en la GAL el decodificador 74138 utilizando los comandos WHEN…. ELSE y el WITH…SELECT….WHEN. o Con el decodificador en la GAL implementar una función lógica. o Comprobar el funcionamiento del decodificador de BCD a 7 segmentos utilizando el display correspondiente. o Implementar en la GAL la negación del paso anterior.

14 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 9 MATERIA: Electrónica Digital.

TEMA: Codificadores.

Fecha de entrega: Físico:________________ __

Reporte:____________________

Nota: Las simulaciones se entregan en el reporte colocando mínimo tres casos de cada dispositivo. OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de los diversos codificadores. MATERIAL REQUERIDO: o Computadora con simulador. o GAL22V10. PROCEDIMIENTO: o Diseñar y simular:  Codificador de decimal a binario con 4 líneas de entrada, todas activas en alto (el codificador no es de prioridad, por lo tanto, no interesa lo que se tenga a la salida para un valor no valido de entrada).  Codificador de decimal a binario con 4 líneas de entrada, todas activas en alto (el codificador no es de prioridad, por lo tanto, cuando tenga un valor invalido a las entradas colocar ceros en las salidas). o Comprobar mediante simulación el funcionamiento del codificador 74147 que se ilustra en la figura 11. U1 11 12 13 1 2 3 4 5 10

1 2 3 4 5 6 7 8 9

U2

Q0 Q1 Q2 Q3

9 7 6 14

74LS147

Figura 11.- Codificador 74147.

10 11 12 13 1 2 3 4 5

0 1 2 3 4 5 6 7 EI

A0 A1 A2 GS

EO

9 7 6 14

15

74LS148

o Comprobar mediante simulación el funcionamiento del codificador 74148 que se ilustra en la figura 12.

15 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA U1 11 12 13 1 2 3 4 5 10

1 2 3 4 5 6 7 8 9

U2

Q0 Q1 Q2 Q3

10 11 12 13 1 2 3 4

9 7 6 14

5

74LS147

0 1 2 3 4 5 6 7 EI

A0 A1 A2 GS

EO

9 7 6 14

15

74LS148

Figura 12.- Codificador 74148.

o Implementar en la GAL22V10 el codificador 74148.

16 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 10 MATERIA: Electrónica Digital.

TEMA: Multiplexores.

Fecha de entrega: Físico:________________ __

Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de los diversos multiplexores y demultiplexores. MATERIAL REQUERIDO: o Computadora con simulador. o Material necesario para el último paso. o GAL22V10 PROCEDIMIENTO: o Comprobar el funcionamiento mediante simulación de los multiplexores que se muestran en la figura 13.

Figura 13.- Multiplexores implementados con compuertas y decodificador.

o Utilizando alguno de los multiplexores anteriores diseña un multiplexor de 16 entradas. o Comprobar el funcionamiento del multiplexor 74151 ilustrado en la figura 14. U1 4 3 2 1 15 14 13 12 11 10 9 7

X0 X1 X2 X3 X4 X5 X6 X7

U3

U2 Y Y

5 6

A B C E 74ALS151

6 5 4 3 10 11 12 13 14 2 1 15

1X0 1X1 1X2 1X3

1Y

2X0 2X1 2X2 2X3

2Y

A B 1E 2E

7

9

6 5 4 3 10 11 12 13 14 2 1 15

1X0 1X1 1X2 1X3

1Y

2X0 2X1 2X2 2X3

2Y

2 3 5 6 11 10 14 13

7

9

1 15

A B 1E 2E 74ALS153

74ALS153

Figura 14.- Multiplexor 74151.

o Comprobar el funcionamiento del multiplexor 74150 ilustrado en la figura 15.

17 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA U2 8 7 6 5 4 3 2 1 23 22 21 20 19 18 17 16 15 14 13 11 9

X0 X1 X2 X3 X4 X5 X6 X7 X8 X9 X10 X11 X12 X13 X14 X15

Y

10

A B C D E 74150

Figura 15.- Multiplexor 74150.

o Comprobar el funcionamiento del multiplexor 74153 ilustrado en la figura 16. U1 4 3 2 1 15 14 13 12

X0 X1 X2 X3 X4 X5 X6 X7

11 10 9

Y Y

5

6 5 4 3

6

A B C

7

1X0 1X1 1X2 1X3

10 11 12 13

2X0 2X1 2X2 2X3

14 2 1 15

E 74ALS151

U4

U3

U2 1Y

2Y

6 5 4 3

7

10 11 12 13

9

14 2 1 15

A B 1E 2E

1X0 1X1 1X2 1X3

1Y

2X0 2X1 2X2 2X3

2Y

7

9

2 3 5 6 11 10 14 13 1 15

A B 1E 2E

1A 1B 2A 2B 3A 3B 4A 4B

1Y 2Y 3Y 4Y

4 7 9 12

A/B E 74ALS157

74ALS153

74ALS153

Figura 16.- Multiplexor 74153.

o Comprobar el funcionamiento del multiplexor 74157 ilustrado en la figura 17. 5 6

6 5 4 3 10 11 12 13 14 2 1 15

U4

U3

U2 1X0 1X1 1X2 1X3

1Y

2X0 2X1 2X2 2X3

2Y

7

9

6 5 4 3 10 11 12 13 14 2 1 15

A B 1E 2E

1X0 1X1 1X2 1X3

1Y

2X0 2X1 2X2 2X3

2Y

A B 1E 2E

2 3 5 6 11 10 14 13

7

9

1 15

1A 1B 2A 2B 3A 3B 4A 4B

1Y 2Y 3Y 4Y

4 7 9 12

A/B E 74ALS157

Figura 17.- Multiplexor 74157.

74ALS153

74ALS153

o Simular un multiplexor de dos entradas con 8 bits cada una utilizando multiplexores 74157. o Simular un multiplexor de 4 entradas con 4 bits cada una utilizando multiplexores 74157. o Implementar en la GAL el multiplexor 74150. o Implementar en la GAL el multiplexor 74157. o Diseñar, simular e implementar en proto una función con aplicación utilizando el multiplexor 74150.

18 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

o Comprobar el funcionamiento mediante simulación del demultiplexor que se muestran en la figura 18.

Figura 18.- Demultiplexores implementados con compuertas y decodificador.

o Comprobar el funcionamiento del demultiplexor 74154 ilustrado en la figura 19. U1 23 22 21 20 18 19

A B C D E1 E2

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

1 2 3 4 5 6 7 8 9 10 11 13 14 15 16 17

74154

Figura 19.- Demultiplexor 74154.

o Describe el funcionamiento del circuito ilustrado en la figura 20 y simúlalo.

Figura 20.- Multiplexor y demultiplexor.

o Implementar un demultiplexor con 4 salidas. 19 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 11 MATERIA: Electrónica Digital. TEMA: Circuitos temporizadores y Flip - Flops. Fecha de entrega: Físico:________________ __

Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento del 555 en sus dos configuraciones y comprender el funcionamiento de los diferentes Flip - Flops. MATERIAL REQUERIDO: o o o o

555. Resistencias y capacitores calculados. Protoboard. Computadora con software de simulación.

PROCEDIMIENTO: o Analizar las principales características del 555 descritas en las hojas de datos. o Comprobar el funcionamiento de la operación monostable:  Realizar cálculos para T segundos (T es el numero de equipo).  Simular la configuración.  Realizar la implementación en protoboard. Nota: Es importante realizar las simulaciones antes de implementar la configuración deseada en el proto. o Comprobar el funcionamiento de la operación astable:  Realizar cálculos para 3 configuraciones diferentes:  Frecuencia visible.  Frecuencia variable (utilizar un potenciómetro).  Frecuencia alta (en KHz).  Simular todas las configuraciones.  Realizar la implementación en protoboard de configuraciones.

todas

las

o Obtener los diagramas de tiempo de los siguientes Flip-Flops utilizando un software de simulación (comprobar todos los posibles casos):  SR.  D.  JK.  T. 20 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 12 MATERIA: Electrónica Digital. Fecha de entrega:

Físico:__________________

TEMA: Latchs y Flip - Flops. Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de los diferentes Latchs y Flip - Flops. MATERIAL REQUERIDO: o GAL22V10. PROCEDIMIENTO: o Implementar en la GAL los siguientes Latchs:  SR.  D.  JK.  T. o Implementar en la GAL los siguientes Flip-Flops:  SR.  D.  JK.  T.

21 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 13 MATERIA: Electrónica Digital. Fecha de entrega:

Físico:__________________

TEMA: Registro de corrimiento. Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Comprender el funcionamiento de los registros de corrimiento. MATERIAL REQUERIDO: o GAL22V10. PROCEDIMIENTO: o Implementar en la GAL un registro de corrimiento con las siguientes opciones:  Entrada paralelo.  Salida serie y paralelo.  Con reset.

22 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 14 MATERIA: Electrónica Digital. Fecha de entrega:

Físico:__________________

TEMA: Contadores. Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Diseñar contadores síncronos y asíncronos utilizando Flip-Flops JK. MATERIAL REQUERIDO: o 555 en configuración astable con una frecuencia de 1Hz. o 5 Flip-Flops JK. o Compuertas según sus diseños. PROCEDIMIENTO: o Diseñar, simular e implementar los siguientes contadores síncronos utilizando Flip-Flops JK:  Contador ascendente de 0-31.  Contador descendente de 31-0. o Diseñar, simular e implementar los siguientes contadores asíncronos utilizando Flip-Flops JK:  Contador ascendente de 0-31.  Contador descendente de 31-0.

23 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 15 MATERIA: Electrónica Digital. Fecha de entrega:

Físico:__________________

TEMA: Contadores y reloj digital. Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Diseñar contadores síncronos y asíncronos utilizando Flip-Flops JK y Diseñar un reloj digital utilizando el contador 74192. MATERIAL REQUERIDO: o o o o

555 en configuración astable con una frecuencia de 1Hz. Flip-Flops JK. Contadores 74192. Compuertas según sus diseños.

PROCEDIMIENTO: o Diseñar un contador síncrono utilizando Flip-Flops JK que de la siguiente secuencia: 15, 13, 11, 9, 7, 5, 3, 1. o Diseñar un contador asíncrono utilizando Flip-Flops JK que de la siguiente secuencia: 30, 1, 8, 5, 0, 15, 24, 4, 31. o Diseñar un reloj digital que marque los segundos y minutos (hasta la implementación). o Diseñar un reloj digital que de los segundos, minutos y horas del día (hasta la simulación).

24 M.C. Juan José Martínez Nolasco

INSTITUTO TECNOLÓGICO DE CELAYA DEPARTAMENTO DE INGENIERÍA MECATRÓNICA

PRACTICA 16 MATERIA: Electrónica Digital. Fecha de entrega:

Físico:__________________

TEMA: Uso del FPGA. Reporte:____________________

OBJETIVO DE LA PRÁCTICA: Diseñar sistemas secuenciales y combinacionales utilizando código VHDL para implementar en la GAL y FPGA. MATERIAL REQUERIDO: o o o o

555 en configuración astable con una frecuencia de 1Hz. GAL. FPGA. Compuertas según sus diseños.

PROCEDIMIENTO: o Diseñar, simular e implementar los siguientes contadores utilizando la GAL:  Contador ascendente de 0-31.  Contador descendente de 31-0. o Diseñar, simular e implementar los siguientes contadores utilizando la GAL:  15, 13, 11, 9, 7, 5, 3, 1.  30, 1, 8, 5, 0, 15, 24, 4, 31. o Diseñar, simular e implementar un sistema combinacional en el FPGA. o Diseñar, simular e implementar un sistema secuencial en el FPGA.

25 M.C. Juan José Martínez Nolasco