• Author / Uploaded
• solangel

Citation preview

~

AUTOR: PEDRO VALVERDE MONTERO DEPARTAMENTO DE ELECTRONICA DEL "lES" MIGUEL DE CERVANTES" • MURCIA CICLO FORMATIVO DE GRADO SUPERIOR: DESARROLLO DE PRODUCTOS ELECTRÓNICOS.

AÑO: 2003-2004

-1 -

l l l.

-l

l.

-l. ~

--1

J. -··· .--1

-1 ...J ...J

-¡-B1ESTABLE RS-NOR

1- ~-S R Q(t)

set

S

_J

_J

Q

Q(t+l}

o o o o No cambia oo ] 1 ........ -·---- .. - .. -......... o 1 o o Poner a cero o o ---------1 ] ..... -.------

.salida

R Q

oo ] o]

]

~

Q

S Q(t) Q(t+l)

Poner auno

...... ---------- -- ·----· ] 1 Inromp ] 1 l Inromp

o

o

~

~1

o

o

1

o

l l

}

1

~

~1 ~l

Ejemplo: Utilicemos la primera entrada· como X= O e Y = O.

~1

R

X

n!Ulll

zo

U1

J:1

zo

~1

X=O

y

1

=1 _j

ZO'_J:f zo·

y

sfUUlll

x= o¡

i

Reposo Z1

Y=O !-----4-~

¡

_____¡_

.;...!_

,-A~ f=L."---+----+--._¡_L;_i-l...,-

¡ \;: ¡

¡1 1 /¡i\~t

x= o¡ Y= 1 X=

Zo = -+ z1

1)

o

=1

Zo =1

Y=O

ZO= estado inicial Z1 = estado final Hay un caso especial, que es cuando la entrada es X = 1 e Y= 1. X=O

Y=1

--A~

i

/ _,______,+-------'4-----!

e: _ : :_ - :- _

At

"-~y

L>

¡

;-----+>-:_1_ _.__-=:¡A,._f- - - - ¡ 1 - - - - - l

L

=Zo

S R X l o o l X o

o

er-------------------------------~---------------------------------------------.

~

Cuando se hace esto, comienza un comportamiento inestable llamado oscilamiento, por eso, se prohíbe que en este tipo de circuitos, las dos entradas puedan tener el valor 1 a la 1 vez.

R (t)

S (t)

o o

o

1 1

1

Q(t+At) Q (t) 1

1

Prohibido.

o

o

Representación temporal del biestable SR para una secuencia de entradas detenninadas

S ~·

R

b

b

h

Í-4

ts

Í6

~-

t

~' -~

Q1

- ,,

1

Q2

1

~1~ tp

t" p

-

J

""''

nnn ~ nnn

1

~;

l f;

-~

~ ~

~ ~

t;

~.

""'

tzá6la áe ~ IÚ áe{ 6iesta6fe rs ccm puertas nor. 'Esta ta6la se utiliza, como veremos más lliÚlante, para formar las máquinas áe estatlo.

"" ~:

·ir:•~J;~-~;¡:;·------------- r··§t!¿-i)~~r.-·''------ ----------~---rrd~ij ________ ---'-·--·-·r··-'4.'--&;tJ·------------ _____,,___:, _ ,_, ...........ii _______________________ ................. ¡--·-------·a·--------------------·-··_,.............. .............x. . . . . . . . . . . . . . . . . . . . . . . . . ii........................................ ., . . . . . .o. . . . . . . . . . . . . . . . . . . . :. ¡-..........1........................................ -, ,...........ii----''"--·--·-"''""-''''·'----·:''':.. .......

i·:.::::::::.-..,..___ ,.. ;:,,,,................... ::,.

_~,,_:::

.,........... i..........................................

,...........

h

i ........................................: ..........i ..........................................

x. . . . . . . . . . . . . . . . . . . . .

_:::.:::::·::·!::·:..............:....:..:::..-_ ..:_:...:.. ::::·:·:::..·::::..:..:....:·:::::·:·.·::::·:·::·....-::·:_:· ..:.......0'.........................................r ......... .

·······················~·-·························

···················- .. ·········-···--

2 ¡:-~

\

'

-l _¡ _j

__¡ __¡

R

Q

S

Q'

_j ~1

~1

~l

DIGITAL R

__j

S

~

o

11

O'

ji_

1

w

AN~LYSIS

1

1

1

1

11

11 11

JL JL

J

1

L_j

L_j

1

1

J J 1

1

¡BIESTABLE RS-NAND

SR Q(t) Q(t+l}

ooo

set

S

Q salma

R Q

lnromp o o ] .~!!lP ..................

o1 o

1

S

Q

Poner auno

] . 1 o 1.., ..______ .......... ------·-

oo o 1 o

] ] J ..........................

]

1 l

]

o Poner acero o -------· o No cambia

Q R

1

Se estudia de igual forma que el anterior , el estado prohibido es el R=S= "O" ya que en este estado se pueden producir vibraciones en la salida. Cuando R y S son distintos manda siempre el que esté a "O" . Por último, cuando R = S = "1" el biestable conserva su estado anterior. En la tabla de la figura se puede apreciar la función simplificada del biestable , hay que tener en cuenta que A=Set y 8= Reset . por lo tanto en estas basculas no se debe de utilizar el A=B=1.

3

h. 'V';

l~

h' ~ ~· ,~~~

r.

~

.!..

J~ .

.

h

~-

S

~:

'

;..-.,,

R

a-l

1

1

"

;-.

1

1 1

1

LJ1

1

1

~~

H

1

o:_j

!k.. ~

A, ~~

El latch S-R se puede considerar como una forma sencilla de memoria electrónica pues recuerda cuál de sus dos entradas fue la última de estar activa.

~ ~·

~

S

~!

U2:A

Q

~; ~.·

li4~ •~,;

""'F-¡······ o 1.

i

.x··· o ,~

' 37

J

-l ~

~

.--l

-t

R1 101
:. ·,;;·:tr_adap_pasa:a la saJida 0;.··:' ,_.:e:~ ·:_:,.:;:

~Síl"cuíto_dej~~-uérd()

.~K~l;~i~~f&i~~~¡~~~f~f~{~~,¡ { B .• :··.· 6

.',

-~--~~?,-;;:}:::; ~?:.·;.:·::~ _:'~ ~ . ~:::>:- .;:··::::~::~-~--~~_:: ·'!-,:;~ - -·.:·:,;·,•.\,-:;~::-~:;.{!~ ·-.' c·,;~·s_.:::.~.···~J~.·::;, .:~~:: \~·:~> -. . " . . ..-. -::,·,.f-:'·:::~~-·:.'á;-~ }:;··.~ :_'·.,: ;:.~~;~¿ ~;~.ú·:;,;;:·· :::.·;,,(~~-~,C:·_.·}.--:··~.·~~~·:·:, •O, • ''J:'. ' . ·.·;_ -~:.: ·.,".; ";·.-:>·-~ _-

.,

q,•

•

•

•

•

•·-.-~

-~ '

'!:. -;: :.

.. ·. . '

:·_;·.;:;:,;·: -::,:

· :3. (;¡+',:; {.~~}-': ;:; •..-~.·f.,~,(:.·~·,:;};:_·~.~;;~-}g;·.;ti.~:_:! )g::r,a~¡a'·. ~i41_. . -. N~o

de impulso

...

CLK

.

.

.

o

l

l

l

2

l

3

$

Q3

Qz

..

Q¡

Carry

Qo

o

o

o

o

1

l

..

·. ·~

4

l

5

l

6

l

7

l

8

l

9

l

lO

l

.·.

Display

-

....

"

:

ei-~éto""•

B B B B-·· B B

S 1

B 8 S S

·,·

/

::

'

CIRCUITOS SECUENCIALES: ANÁLISIS YDISEÑO DE CIRCUITOS CONTADORES 6.1.

6.2.

Análisis de circuitos contadores y divisores de frecuencia asíncronos con biestables integrados.

6.3.

Diseño de un divisor de frecuencia de valor elevado.

6.4.

Diseño de un reloj digital.

Análisis de circuitos contadores/ divisores de frecuencia asíncronos MSL

6.5.

Análisis de circuitos contadores/divisores de frecuencia síncronos MSI.

~

INTRODUCCION En el tema anterior analizamos el funcionamiento de los biestables desde su realización con puertas lógicas hasta los biestables síncronos integrados, en los que hemos definido baja escala de integración o SSI (Small Scale Integration), que son circuitos que integran entre 1 y 12 puertas lógicas. En este capítulo, comenzaremos por estudiar los circuitos contadores que son una de las aplicaciones que utilizan circuitos biestables como elemento básico para realizar dicha función. Posteriormente, analizaremos circuitos contadores integrados en escala de integración media o MSI (Medium Scale lntegration), que son circuitos que contienen entre 13 y 100 puertas lógicas. Los circuitos contadores son circuitos secuenciales compuestos fundamentalmente por biestables que, en su diagrama funcional, tienen una entrada de cuenta de impulsos, también llamada entrada de reloj (CLK) o de sincronismo, y un número,. de salidas n que representan, en cada momento, el número de impulsos que le llegan a la entrada de reloj en un código binario determinado. Por otra parte, los circuitos divisores de frecuencia son circuitos que poseen una entrada por la que llega u~ tren de impulsos a una frecuencia determinada y disponen de una salida por la que se obtiene una frecuencia de valor n veces menor. Por tanto si se han Utilizado biestables Master-Slave por flancos de bajada Pa_ra su realización, por cada n flancos de bajada de la ~ena~ de entrada se obtiene un flanco de bajada de da sena! de salida. En ~onsecuencia, estos circuitos dívien por n la frecuencia de la señal de entrada.

J Un flanco de bajada por cada n flancos de entrada

Figura 6.1.

Diagrama de bloques de un contador y un divisor de frecuencia.

Estos dispositivos son muy utilizados en las aplicaciones que conllevan la cuenta de eventos o en las mediciones de tiempos, como es el caso de los relojes digitales, contadores de impulsos, frecuencímetros digitales, controladores digitales, autómatas finitos, etc. Para la realización de algunos de estos circuitos, se utilizarán tanto las entradas síncronas como las asíncronas de los biestables. El estudio de estos circuitos nos ayudará a comprender mejor la necesidad de las entradas asíncronas, imprescindibles para el buen funcionamiento y arranque de los sistemas que contienen biestables.

6.t ANÁLISIS DE CIRCUITOS CONTADORES YDIVISORES DE FRECUENCIA ASÍNCRONOS CON BIESTABLES INTEGRADOS

•Ensayo y experimentación de. un contador as. cendente . binario asíncrono realizado con biestables J-K.

• Utilizando dos circuitos integrados TTL del tipo 7 4 76, montar un circuito contador binario asín.crono ascendente de módulo 16, construido con. biestables J-K, como el que se. muestra en la · · 6

'~j·"~:.:~::r ~:~~nte ·\' >·

un instante _ el pulsador.Sparaponer a nive[bajo todas las señales d~ Clear, ' -,· de manera que todos los biestables se inicien ··" ' . poniendo· su salida 0¡ 1¡ a niveL bajo~:>_.-- .

.·

·~,·utmzar un- pdlsador ~cm circGito-ar1tirr~b~tes del•··. ···· _·.

< . •equipo didáctico sobre el que se está. montando

·-.:.·

· ' el circtJito,. o bien.,.el circuito' antirrebotes que se ._ ·· _.· mostraba en la FiguráS:24, para introducir im--~,; pUlsos dé: forma controlada por la patilta:de·en"' .. de impulsos. · · · ·· ·• . : · · · ·•. . Empleár los diodos-LEO del equipo: dior las· definiciones que se han dado en las distintas sificaciones, podemos afirmar que el contador de la

CLK

n

a, O¿

n

' ' ' ' '

' ' ' ' '

'

'

= 4 . 20 ns = 80 ns

T

:

' ' ' ' ' '

Figura 6.5.

t(Retardo)

J ' ' '' ' '

' '' '

t t

1

t

: ''

'

:

:

' ' '

''

'

1

t

' ' ' '

'

1

Retardo de propagación del paso del estado 1111 al 0000.

t

CLK

~--~--~~~~--~--~--~~~----~~~--~--~---r~~----~~~--~-H~t oooo

0001 :

•po1o

0011 :

1)100

0101 :

\0110

0111 ,' , 1

,'

Estados no . deseados

1 1 1

1

\

Figura 6.6.

oooo

0010

0000

1011 :

',1110'

1\00 1101 :

1 \ \

\

1111 ,'

~OQOO ' ' '' '' ' ' ' ' ' '

'

b11o' 0100 'ooocf

1000

1010

1100

1000

·1110' 1100

\

1ooo

Cronograma de un contador asíncrono teniendo en cuenta el tiempo de retardo de los biestables.

Esta situación queda-'tepresentada en la Figura 6.5 de la página anterior en la que se puede apreciar el retardo que se origina eri los biestables al pasar del estado 1111 2 al estado 0000 2 . Por tanto, el siguiente impulso de entrada no puede producirse antes de que pasen 80 ns, ya que, en caso contrario, el primer biestable comenzará con su salida Q0 = 1 antes de que el último biestable haya tomado el valor Q 3 = O, por lo que no existiría ningún intervalo de tiempo en que la salida valiese 0000 2 . En la Figura 6.6 se muestra el cronograma de un contador en el que el tiempo de retardo trae como consecuencia

Ehsay~,y experimentaa6~.·

con~i~~f:

con . un.· ;:.. . descendente. binario asíncrono con· biestables · ... ·, J~K~·· •.. ~-.:·;/ : ,;;_,;}:.·-·~... c..~ e: ·.

\1010

\

\

:

~

',10PO 1001 ,'

,

1

1 1

1

:·~ :~oÓ~~~~c~.6~~r¿~~0~¡~~~!~?f;_ J-~~~~~e~~eq~~~:~··_·.··· ..

la aparición de estados de corta duración, pero inadecuados. Así pues, en el caso de un contador asíncrono formado por n biestables, el período mínimo de la señal reloj deberá ser:

y la frecuencia máxima a la que es capaz de contar: 1 fmáx

~iJeieS

. . ;_los ld;gi¿()s•que\/an·tomando las salidas •·· ._.:_· · / de los· biestablé~ipan:Fcada impulso. de entrada. .·. ;: Anotar· los resultados' en• la Tabla 6:3 .. ' •.. /

··.···_i·lJti~¡~~~-~~;~~-ri~~fd~td•i!.,t~~~l~oi.••¿on:sill~~-·-~e

. :.. . .. niteL1Tl,' Oürí generador de. impulsos con nive.. rrl~~stra en la ~jgura 6.7:: ·:; . .· · ··.: les··e!ltre· o~y; y:5V,·para inyectar por la señal de .. ··-~· ACtiv~r~·el i:n.llsador>Sc que. pone· ai nivel:' ~~jo . : .: . ;,, . ·. : .:. entrada:de impulsos U[la-frecuencia. de 1Q:kHz. ·•• ~ todas ·las: señales. de Preset de .manera .que .• , . · '·:Con urr analizadorde está:dos.lógicos·visualizar : '.: :todos los biestables.se inicien poniendo un· niveL', .: " •. ~.:'en er canal o·laseña(del generador de impulsos · .· · . o· ált5:J•_,en. stf.:s~lidáQ(¡):;:c:·••; . ·.· .· ~- •. :_J-c·-·:--:-·.-~:-':·· ··· ··~·- · . ·'>.o rekíj; . enel canaLh:ra.salida::Q0 ;. en~el.canar2, ..... · · · · ·¡a salida.a;; en el canal: 2, la salida. ·a1·;:Ém el ...•, Utilizar:eLdrcuito antirrebotes'y los.diodos· LEO·. · canal.·3, la salída. Oz..y,·en el canal4; la-salidai:Q~ . · •Dibujarel.crónogrania .obtenido desde 'el instante .: ,_del equi¡Jo.. didáctico de electrónica.digital sobre

;·:e, el-que ~::está~~-~tandó' .éircuJJ~·••~~ra medir.•

..

:~~;.~~~r,r:~~;.,~V·:~t;~:.f~ ~/?1·:-s. ~~)~ 9i,:j·~I·

lf1"

a, S _._

~

~----~--4---------~--~---+--~ 2 4

J

IC1A

PR

9

CLK 16

K

Entrada de impulsos

7

J

IC18

2

PR

4

K

3

7476

7

PR

J

K

CL 8

7476

IC2B

PR

J

CLK

CLK CL

IC2A

CLK K

CL 3

CL

o

7476

8

7476

l

"1"

· ·• ,. ;~(~:: ;·'? ·'··.· Figura

.~:;;. :odr~J¡i~·'contád~r él~ínaün6·descé~dente binado de. módulo i6: --····,

:· ·-< . .:·.;;~.-~:;.:: . . ', ::

-;:·..

-.·:;~

que todas las salidas están a nivel bajo.

'.·.:

·:::·:-:

. .··. Tabla 6.6. ·. 'E\loiu'biór{ del. c66tado'i: asíncrono -.

..

- -~}:I>.a~é,~.ed~hJe,::~!3C.I).)~

o

OFF

·:;•. · •..

OFF 2

OFF

3

OFF

·Go~testar las siguientes preguntas: . .· . 4

OFF

10

OFF

-Explicar lo que ocurr~ en el rf1stá~te · • activar el pulsador S._ . · _. ..•.· · ·.· OFF 5 . ¿Qué función cumple la puerta NANO; yas entradas están conectadas á las > •·: das 0 1 y q? . -_ OFF 6 ·En el contador de la Figura 6.11, ¿cuát el bit de menor pesó? _ · _ 7 OFF · Dibujar un circuito Resetenfríodel sistem _ de la Figura 6..t1 que sustituya a. la resis~; tencia R1 y el pulsador S. ..·-· . .. . _ "~-•·•­ 8 OFF Indicar cuál. es el módulo del contador;~ el-::::; ·,·•·-t-----~-+---t---1--+--+---::;:::;------J tipo de sincronismo y el código. binario que;;•,{;' · 9 OFF ·utiliza.

6.1.4. Estudio de un circuito contador asíncrono ascendente en código BCD a partir de un contador asíncrono ascendente en binario natural El circuito de la Figura 6.Ú también recibe los nombres de contador de décadas, contador decimal y contador de módulo 10, es decir, cuenta desde el O al 9. Los contadores de décadas tienen gran aplicación en sistemas electrónicos, ya que la representación de los datos en un display se corresponde con el código decimal al cual estamos acostumbrados. Para su realización, se ha partido de un contador ascendente asíncrono de módulo 16 y una puerta NAND de dos entradas que controla el instante en que las salidas de los biestables Q 1 y Q 3 están a nivel alto (1010 2 = 10 10). Cuando se da esta condición, se genera una puesta a cero del contador, ya que se ponen a nivel bajo las entradas Clear de todos los biestables. Esta forma de conectar las entradas asíncronas de los contadores da lugar a los llamados contadores truncados.

Cuando se activa el pulsador S, se ponen a un nivel bajo las entradas Preset y las salidas de los biestables Q 0 , Q 1 , Q 2 y Q 3 se ponen a nivel alto. Como Q 1 = Q3 = 1, a la salida de la puerta NAND aparece un nivel bajo que activa las entradas Clear de todos los biestables, poniéndolos a cero. A partir de este instante, el contador irá tomando los valores binarios correspondientes a los números 1, 2, 3, 4, 5, 6, 7, 8, 9 y, al llegar al 10, cuyo código binario es 1010, las salidas de los biestables son Q0 = O, Q 1 = 1, Q 2 = O y Q 3 = 1; entonces, se vuelve a forzar que la salida de la puerta NAND se ponga a nivel bajo y se activen las entradas Clear de todos los biestables. La representación de la evolución de los biestables es la del cronograma de la Figura 6.12. En éste, puede verse cómo la condición Q1 = Q 3 = 1 no se da en ningún momento anterior a la salida de todos los biestables cuando están a nivel bajo. En el instante en que se llega a Q0 = O, Q1 = 1, Q2 = O y Q3 = 1, l.as salidas de los biestables vuelven a ponerse a nivel baJO repitiéndose de nuevo el ciclo. Además, se representa el tiempo de retardo producido por la puerta (tPHJ y poi el biestable (tpb), durante el cual aparece el estado 1~11 Por lo general, con n biesrables se pueden rea/Jzai

CLK

L---~--~--~--~--~~~--~~~~~~~~~-t

¡

¡

1

1

¡

¡

¡

¡

¡

1

1

1

1

1

i ¡oooO,

Valor binario 0000 0001 0010 ¡ 0011 ¡ 0100 0101 0110 0111 1000 1001 Valor decimal O : 1 : -2 : 3 : 4 : 5 : 6 : 7 : 8 : 9 : : O : 1

l

1

1

1

'' --...:':,....._

Tiempo de retardo

Figura 6.12.

Cronograma del contador de décadas correspondiente al circuito de la Figura 6.1 O.

contadores de módulo menor o igual a 2n. Para fijar el módulo del contador en un número menor se utiliza un circuito combinacional que haga que, cuando se alcance una condición determinada en la cuenta, active las entradas asíncronas Preset o Clear, para poner a nivel alto o bajo las salidas de los biestables correspondientes. Hay que tener la precaución de que la condición no se dé anteriormente en alguna de las combinaciones de la cuenta. Así, por ejemplo, el circuito de la Figura 6.13 es una aplicación, como dado electrónico, de un contador binario de módulo 8 sobre el que se vuelve a utilizar nuevamente este método. En este caso, mediante una

puerta NAND de tres entradas, se detecta el instante en que la salida vale 1H 2 , haciendo pasar al contador al estado Q0 = 1, Q 1 = O y Q2 = O. Por tanto, el circuito se comporta como un contador del 1 al 6, es decir, de módulo 6. Además, cuando deja de activarse el pulsador S, dejan de aparecer los flancos de bajada por la entrada del contador y éste mantiene en sus salidas el valor de la última cuenta. Si se utiliza una frecuencia de la señal de entrada elevada, el circuito se convierte en un dado electrónico aleatorio, ya que, por mucho que se pretenda que la salida se repita o se quede en un valor predeterminado, es prácticamente imposible conseguirlo.

o,

11111

o

2

S__._

IC1A

4

f-o

IC18 9

CLK: CL

Entrada de impulsos 10kHz

3

7476

8

7476

3 12

L·;::;-.;·~~.

:-- ;- ~' ;

'

7400

'e

~~k.::·, ~---------------------------__:__________ úr!}~¡·;;~ •.

Figura 6.13.

Circuito de un dado electrónico con biestables J-K.

_j

6.2. ANÁLISIS DE CIRCUITOS CONTADORES/DIVISORES DE FRECUENCIA ASINCRONOS MSI 1

Ensayo y experimentación con un contador de décadas asíncrono comercial, el 7490~ .·. . .

·nal de entrada de · •. · forma controlada.

Eri la Figura 6.14 se muestra ~1 diagramade ' conexión del circuito-contador7490 fabricaqocon tecnología TTL.

~uenta,/nputA (pin 14), de

y

• Medir anotar los· niveles lógicOS(~Ue van tomando las salidas del circuito para cada iJT1pulso. de entrada gen,eradb por el pulsador con circuito antirrebotes.:Anotar los resultados en la Tabla 6]:. • , ;:.. ; ·~ · :; , , ·:·. ~

_, '·.- ------,

"1"

54

,..

IC1

Impulsos de contaje

Impulsos de descontaje

CARRY

4-o

BORROW

55 "1"

74192 56

_1

-"~

• Activar el pulsador con circuito antirrebotes (pin 5), un' para introducir, porla;

• ~f~~ ~~~~i~0;~;~~ a~nt;, ~~n;: a~iv:í

bajo;el conmutador.Ss. Indicar, en la Tabla 6.18, efvalor quetornqnen este instante las salidas de! circuitoi_\,_. · ·; ·-:, • ' •tJtiiÍ~ar. u~ gene~~dor de impulsos de niveles ._;T:T(e introduCir:.. una señal de 10 kHz por el terminal de. entradade impulsos UP (pin 5). Conectar eL analizador de estados lógicos de tal )nodo:que2pot él: canal o, se visualice la señal de reloj; y;en:!9s·canales 1;2, 3, 4, 5 y 6, las saiíé:lás Q~,'O~>(JF· ·~· ~~i6n~rrií~nti del cb~tado{:i~t 92/~6~o c~~~~~~i·ascendente ,··-~_-:,-~ .. ,~~(·:!.::.

":':·;. ---~--~-·

..• :..

... -,

1

o o

1

1

1

2

1

3

1

4

1

5

1

6

1

7

1

8

1

9

1

10

1

11

1

.·

-~

~i

8 8 8 8 8 8 8 8 ,--,

~

"--, -··-

>)

·?

··~

'.186

·-;::: .~'.' ~ .•..':;~: ";

~·:,.,

•__

:.:-:~_:._ .~;~'

'>C

.-.-r;:.::·:·

..:..__,

.....• ·;

8

• Poner anivel alto el int~rruptor S7 para que éste !!egue a !a entrada!:Jp, activar S8 para que !os impulsos de reloj lleguen a la patillaDOWN (pin 4) y utilizar el pulsador de señal antirrebotes para introducir una se~~~ d~·reloj controlada. ~:~.'.:

;:

~ .. 0 8 , Oc y 0 0 ;estánanivel·bajo> ·

1

o o

1

1

1

2

1

3

1

4

1

5

1

6

1

7

1

8

1

9

1

10

1

11

1

8 8 8 ,--,

B

·1

porque tienen la etiqueta «3D», ésta sólo aparece en el biestable del bloque superior, pero se supone que es la misma para los demás biestables. La etiqueta «D» indica «dato». Por tanto, cuando la entrada LOAD está a nivel bajo, los datos que se encuentran en las entradas A, B, El 74192 es un contador de décadas y, como los contadores 74190 y 74191, es síncrono, reversible y prograe y D pasan alas salidas de los biestables QA, QB, Qc y QD, respectivamente. mable de 4 bits. En este caso, la frecuencia máxima de la· Las entradas UP es «2 + »; el signo « + » indica que señal de cuenta (eLK) es también 25 MHz. Este contase realiza una cuenta ascendente, de igual forma el dor es parecido a los anteriores en el modo de funcionasigno «- » de la entrada DOWN indica que realiza una miento, salvo en las funciones que realizan algunas de cuenta descendente. sus patillas. En la Figura 6.42 puede verse su diagrama La entrada «G» denota dependencia AND. Esto sigde conexión y en la Figura 6.44 se muestran sus símnifica que una entrada designada con una «G» seguida bolos de acuerdo con el estándar ANSijiEEE 91. por un dígito está conectada internamente mediante En el estándar ANSI/IEEE 91-1984 los nombres de una puerta AND con otra entrada o salida que tenga el las etiquetas que se encuentran fuera de los contornos no son estándar, de hecho varían de un fabricante a mismo dígito como prefijo en su etiqueta. En la Figuotro. Como ya hemos comentado, la parte superior del ra 6.44 podemos observar que la etiqueta inferior para símbolo representa las patillas de control y los cuatro· ~~laentrada UP es Gl. Esto significa que dicha entrada ··· -rectángulos de la parte inferior representan los cuatro está conectada mediante una puerta AND con cual.-:. biestá.hles que lo componen. El número entre parénte- · ····· quier otra entrada o saiida que tenga el dígito «1» en sis (algunas veces se representa entre corchetes) represu etiqueta. La etiqueta superior para DOWN es «1-», sentan el peso relativo de cada bit en el contador. La por lo que también existe una dependencia AND entre etiqueta «CTRDIVlO» indica que el dispositivo es un UP y DOWN. Esta dependencia AND indica que UP contador (eTR) con 10 estados. La entrada CTR del debe estar a nivel alto para que DOWN lleve a cabo su bloque de control tiene la notación «eT = Ü» para función de conteo descendente. De igual forma, la enindicar que el contador se reinicializa a cero cuando _.trada DOWN debe estar a nivel alto para que UP lleve CTR está a nivel alto. La l~tra «e» en la etiqueta de a cabo la función de conteo ascendente. entrada indica que ésta controla la carga de datos en el La etiqueta BO de la salida se corresponde con elemento de almacenamiento. Por lo general, la letra «2eT = 0»; el 2 indica una dependencia con la entra«e» se emplea en entradas de reloj que sincronizan la da DOWN. Por tanto, la salida BO tomará el valor cero entrada de datos al biestable con lat transición activa. cuando la entrada DOWN esté a nivel bajo y el contaEn la Figura 6.44, la «C» se emplea para la entrada de dor tenga valor cero (eT = 0). De manera similar, la carga en paralelo (Load), porque ésta controla la carga etiqueta para eo indica que esta salida se pondrá a de datos hacia los cuatro biestables del contador. Esnivel bajo cuando la entrada UP esté a nivel bajo y el pecíficamente la etiqueta «C3» indica que esta entrada contador tenga valor 9 (eT = 9). controlará cualquier otra que tenga como prefijo el La estructura interna de este contador se muestra en dígito «3». En este caso, las entradas A, B, e y D la Figura 6.45.

6.5.2. Estudio y análisis de los circuitos contadores reversibles 74192

74192 eLR (141

. CTR DIVTO l'CT=9

A

UP

B

e

DOWN

D

UP A

DN LOAD

B

eLR

e

74192

D ...@LJ

~~-

ANSI/IEEE 91-1972

Figura 6.44.

;188

[8] (71 Q ________ __,_j¡o

ANSI/IEEE 91-1984

Símbolo del C.L 74192;

r

i

~ ..--

1

1

(12) (13)

J:~:~~

_E""'éii

UP

\

;

CLOA

1 1

-· DATA !NPUTB

80

~

(15) DATA INPUT A

DOWN

co

:1!>

..

1

( 1)

1

Ltl

1

,-,,Y\ ~

1

~ ~

~

(2)

PRQ8 1

T

1

CL

~

~

1

~

08¡--

~

1

(10) DATA !NPUTC

1

1 1

1

1

-'==f:¡;:¡¡\

1

-

1

C:S'ii\

~

(6)

1.;:'/i'W 1

:ftB

~~J

CL

~

~

1

DATA !NPUTD CLR

(9)

(14)

'

1

BV

~

c:.::;;r

-~ r--

ci1---

PR

J

-

Q

r--

7476

'--

K.

CL

IC2A

PR

.··

. Q f----.,

f--e 'V CLK

,.

CL

IC1B

1>-----

'----.

• Contestar a las siguientes preguntas: a)

•

b)

e)

1 2 3

d)

4

··.·e)

5 6

f)

7

¿Cuál es el código que utiliza· el contador de ia Figura 6.54? · ¿Cuál es el módulo de este mismo contador? Si el tiempo de retardo. de un· biestable es tPIY = 20 ns. y el tiempo .de .respuesta de una puerta NANO ~s 17 ns, ¿Cuáles la frecuencia máxima, que soporta el conta·· dor? ¿Qué función realizara puerta NANDdel circuito de la.Figura 6:54? . ·· Clasifica ef tipo de contador según la forma de disparo, sentido de la cuenta,.módí.Jio y código que utiliza~ . . . ·.. ·. • Este contador, ¿se activa .por· flan?os de •.• subida· o de bajada? · .. ·

8 9

10 ~

~,

Q1

Q

Q3

2

vr

V

'"'

10 k.n

IC1A

CL K

-

D

PR

Q

IC1B D

CLK

PR

Q

D

r - - t>CLK

CL

o

1---

7474

IC2A

PR

Q

o

~

7474

CL

r--

o

PR

D

r - - !>CLK.

CL

IC2B

f----

7474

Q

¡--

PCLK CL

o 1--7474 -~c1

T1 ¡JF 1

d)

e)

Indicar alguna ventaja de este contador frente al de la Figura 6.54. Este contador, ¿se activa por flancos de subida o de bajada?

• Contestar a las siguientes preguntas: a) b)

e)

Divisor de· frecuencias con circuitos integrados ?490. •.

•.·

.,.,

-'

>.

.,.

'

¿Por cuánto divide la frecuencia de entrada el primer circuito integrado 7490? ¿Por cuánto divide la frecuencia de entrada el segundo circuito integrado 7490? ¿Cómo se denomina este tipo de conexión de contadores?

'

• Montar un divisor de frecuencias como el que se muestra en la Figura 6.56, utilizando para ello circuitos integrados del tipo 7490 ..

Divisor de frecuencias con circuito integrado 7493.

• Utilizar el pulsador con circuito , antirrebotes para introducir.'impulsos, de manera controlada, por la patilla Ct.Kde entrada de impulsos del divisor de frecuencia.

• Montar un divisor de frecuencias, como el que se muestra en la Figura 6.57, utilizando para ello un circuito integrado del tipo 7493 y dos puertas ANO,

' Salida

IC1

r---1

1

OA Oa Oc Oo

~

8

IC2

r--

7490

.···

R0(1) R0(2) R9(1) R9(2)

7490

OA Oa Oc Oo

~ 8

/l0(1) R0(2) R9(1) R9(2)

.J

'---

Entrada

--

--

IC1

OA

A B

Entra de impulsos

Os Oc

~-

Salida de impulsos

Oo

R0(1) R0(2)

IC2B 7408

IC2A 7408

7493

~

Figura 6:57~. Divísor d~ frec~encia cori el C:L 7493~ .· divisor de fr.~cuencia, respectivamente. Dibujar. ' · el cronograma. obtenido- desde el instante ·en~:. . • > qúe 'todas las salidas sa .encuentran. a nrver ;;>' ···-.-~---··_-.-bajo~ · -· . ·-· ·· · · -· · · · · · ;(.~~-~,::.:_:~~-:

:

, >-

_

...

._

.

. .

.

.

· universal de.impulsÓs para medir la. frecuencia_en los puntos que seguidamente se:. indi·can, anotando los: resultados obtenidos• en la Tabla 6.2J: · · ·.. · · · ·.. · .··.. .···

.e::·;,.::.:..

. ':~:·:~·:·-Contestar:a.las siguientes preguntas:>

~-·.·

~:Utilizar un: frecuencímetro digital o uncontador '

·.

. ··:•\,

.

·- .

. --

·'·':·~-~:~_>_ .-~_;.e¿1P_7o__ 41" cuad'netó1•a.d..ivF. . 1!gdue.r._.a'a_,_•-._•·6_ e5·c_7·~--e_ ·,n_·c_••_.~a._:_._._:_·_c-t_.,'.~- - - entra_.d_a_• . :_'.'-~--;T~> ·.. · f_r_••

93 . ' '· b) ¿Qué fundórdienen',-las puerta.S ANO del · · -. ::. ·.'. ;:; :;;, __,__ -,·~--i·-~- ·

.

. .

::-

... :.··

7 .l.l. Estudio de los registros de alinacenanriento Los registros de almacenamiento están formados por un conjunto de biestables aislados entre sí, con una señal de reloj común a todos ellos, de forma que en todos se cargan los datos presentes en sus entradas simultáneamente, siendo accesibles en cada momento sus entradas y salidas. El circuito de la Figura 7.3 es un circuito de almacenamiento de datos de 4 bits, en el que la señal de entrada se activa por flanco de subida. Su funcionamiento es muy sencillo, cada uno de los biestables D está separado respecto de los datos de información del siguiente, de manera que cuando se pone un dato en la entrada D de cualquiera de los biestables, éste aparece en la salida Q correspondiente en el instante en que se produce un flanco de subida en la señal de reloj (eLK); como todos los biestables tienen conectada la señal de sincronismo a la misma señal de reloj, cuando en ésta se produce un flanco de subida, los cuatro datos presentes en las entradas A, B, e y D aparecen en las COrrespondienteS Salidas QA, QB, QC Y ºD·

do por dos puertas AND, una NOR y dos inversores, de los cuales uno de ellos es un amplificador de corriente. Su funcionamiento es el siguiente: cuando la entrada de Enable o C está a nivel bajo, a la salida de la puerta AND3 habrá un nivel bajo, independientemente de la entrada de datos, mientras que a la salida de la puerta AND3 aparecerá el valor que tuviera en ese instante la salida Qr (es decir, en el instante anterior al cambio del valor de la entrada C). A la salida de la puerta NOR aparecerá el valor neg~o de Qp que se aprovecha para obtener la salida Q!' que vuelve a negarse a la salida del buffer inversor 5 y, por tanto, la salida Q1 no varia. Cuando la entrada de Enable e está a nivel alto, a la entrada de la puerta NOR le llega el valor del dato de entrada y un nivel bajo; luego, a su salida se tendrá el dato de entrada negado que vuelve a negarse para obtener la salida Qt. Mientras que la entrada de Enable esté a nivel alto, cualquier variación de la entrada de datos se refleja en la salida, quedando almacenado (encerrojado) el dato sólo cuando la entrada de Enable se pone a nivel bajo. ...-----0

'·~

Oo

Oc

t

t

¡

1

+

D

.,.

· . l'

.:. ,·' .

t

e

Og

QA

+

+

:~ : :· ·: :" :

"1 :

+

B

•.·..·¡

Q

A otro latch

t A Enable C

Figura 7.8. Representación del flujo de información del circuito de la Figura 7.3.

Respecto a las entradas asíncronas, las entradas Preset están puestas a nivel alto, por lo que no actúan, mientras que las entradas Clear están conectadas a un circuito R-C de inicialización que pone a cero las salidas del registro en el momento de alimentar el ciréuito. Además, el pulsador S . es capaz de poner a cero el registro cuando es activado poniendo un nivel bajo en I::s entr.adas Clear, independientemente de la señal de smcromsmo. Cuando los registros de almacenamiento se activan por nivel, también reciben el nombre de latch. Es el caso del circuito integrado TTL 7475, que tiene una capacidad de almacenamiento de 4 bits, conectados dos a dos a una señal de sincronismo, de tal manera que el primero y el segundo latch están sincronizados por la señal le, 2C (pin 13) y el tercero y el cuarto, por la señal 3C, 4C (pin 4). Además, el circuito dispone de una salida negada por dato almacenado. Su estructura interna para un latch, es decir, para almacenar un solo bit, es la que se muestra en la Figura 7.9, en la que se puede apreciar que está forma-

Figura 7.9.

Diagrama interno de uno de los latch del C.l. 7475.

Por tanto, su tabla de funcionamiento es la que se muestra en la Tabla 7.3. Tabla 7.3

Entradas

Salidas

D

e

º(t+l)

Q(t+ll

L

H

L

H

H

H

H

L

X

L

Q,

Q,

-

El símbolo ANSI/IEEE 91-1984 del circuito integra do es el que se muestra en la Figura 7.10; en él pode mos apreciar que las entradas lD y 2D controlan la entradas lC, 2e (Cl y C2) y de igual modo las entrada de datos 3D y 4D se controlan por las entradas 2C, 4,

"íl

C3 y C4) y que ambas lo hacen por nivel alto. A la salida del circuito se puede obtener el dato que entró o su complementario.

1 D ...:.(.::.:.ZJ_

__, 1 D

2D

3 J_ -'(=

__,

2D

3D

...:.!.::::.BJ_

__,

3D

C3 C4 40

7

...:.!..:...:cJ--14D

Figura 7.10.

Símbolos ANSI/IEEE 91-1984del C.l. 7475.

En la Figura 7.7 se muestra un circuito en el que se utilizan registros de datos. El circuito está constituido por dos contadores en BCD del tipo 7490 conectados en cascada J1 cuyo funcio.pamiento ya estudiamos en el Capítulo 6. Para generar los impulsos de incremento se ·

T

7 .S

sr•em:W7t!T? E m , '3 FE

utiliza un circuito antirrebotes con puertas NAND, que también se ha estudiado en el capítulo anterior. Las salidas de los contadores se conectan a las entradas de dos circuitos del tipo 7475, que tienen unidas todas las entradas Enable, de manera que, cuando están puestas a nivel alto, los latch son transparentes a los datos que les llegan de los contadores y éstos llegan directamente al circuito de visualización. Cuando se quiere que salte el turno sin que se visualice en el display, se pone la entrada de Enable a nivel bajo; en este instante, la información que tenían a la entrada se transfiere a la salida, quedando ésta bloqueada (encerrojada), por tanto, el circuito de visualización marcará el número que tuviera en ese momento la salida del latch. Si se activa varias veces el pulsador de cuenta de impulsos, la visualización permanecerá en el número que tuviera anteriormente y sólo cuando la señal de Enable esté a nivel alto, cambiará el nuevo número a visualizar que coincidirá con el número decimal que tengan los contadores. El circuito de visualización está compuesto por dos decodificadores de BCD a 7 segmentos del tipo cátodo común y que están configurados para que no se ilumine el cero de las decenas si el dato a visualizar es menor de 1Oseo. Además, el circuito dispone de un sistema de inicialización automática implementado por una resistencia (R 1 ) y un condensador (CJ, que hace que los contadores se pongan a cero al conectar la alimentación al circuito.

,

7.2. ANALISIS DE REGISTROS DE DESPLAZAlmENTO

. Registro·.de desplazamiento realizadb ~~n:" biestables J.:.K.

. .E.

• Utilizando dos circuitos integrados TTLdeÍ tipo , 7476yUna puerta inversora del tipo 7404,.montar ;~ .· . Q, . un registro de desplazamiento (entrada seríe/sa-'"~·. Jida paralelo y entrada: .seriejsalidaé serie) de,'i.::;~z . 1----=-:...----+--+--l---+--+---l · 4 bits como el :que se muestra en .la Figura?Jti~@3{ ·¡------=º:.:.'..:..+..:..1_ _ _+_1 -t--~-+---+---1

.. _ ..,..

·. "" , . .,,.,~ ..

Q, + 2

o

·•. Conectar cada una de las salidas de !osbiesú:l)~'~l( r------=:::_:_.::.__ _ _l--+--+--+--t---1 bies (QA a 0 0 ) aun LED.indicador denivei:t·:,._: Q,+3 1 lógico;del equipo didáctico sobre el que se está t.:~ Q,+ 4 o montando el circuito; y la entrada de sincronis:-~.tF ··¡---__.:.::..:..:..._:___ _ _t--+--+--+--+----l . mo CLKal. pulsadordeirripulsos conun·circuito:\~·~;: f------=º:.:.'..:..+.::..s_ _ _+--+--+---+---+---1 antirrebotes~- ........ . ·· :; , ...•.. , .. : , CLK

CLK K

1C1B

CL

7476

3

12

K

1C2A

2

4

J

PR

o

~i>CLK

8

9

J

O t-1_4-+_12-1 K

CL 7476

lll!1o kn

PR

~i>CLK

O 1-'1'-"-o--+-'1-=-16 K

CL

7

15

~_ R,

1C2B

3

CL 7476

o c2.Q_ 7476

8

r---'

CLK-+--------------~--------------~~------------~

(Sincronismo)

Figura 7.11. Registro

d~ desp,lazamient~:á~-~ntrada seriejs~lida'serieb;nbie~t~bles J~f(. -· ·,

~-'_,.\r-::-r_:~~:ir\/'~--~>

.·:_:' -·~·,··:, ·. -' . integrado,JTL.7494 •••.

.,._;

i

":~·;~ /,• Generaf..dur~mté ün instante; un;qiy.eL álto en! a ~,ziL,.:-L.• . e~trada.de· .9/ear.{Con:' las• entradas '.f>f:1\ ==o

SN5494 (J,Wl SN7494 (J,N) .

1

. ~--..,:·-·. ..

...

PE1 SER. CLOCK IN

i

i

8

P1 B

Out ". -~

1

1

GND P2 DCLEAROUTPUT

P1 A

Serial Inpllt

: ' . : ' ..

••Poner a nivelalto la entrada Seríallnpi.íty gen& ..rar cuatro nuevos impulsos dé · reloj: Medir: y .anotar los resultados obtenidos. en la Tablai.:?. 7.

·. ,•

·:· ·:.:.:. . '.·.~·.:.:,.: .1.:iZ en P2A,,P2B~.P2.Cy P2.D,los datos t~.t,.O y o,

.· . ·.. , .· , .. respectivamente~ Poner.:dúrante:ún:instante·de ... ·:·· ....:~[,;},;;{;:; tiempo,:Ja.entradaPEt. a nivel.altó;. volviendo a . ·; :, ; situarla a nivel bajo. Generar; seguidamente, 7'':::;-,: ·. cuatro flancos de subida. por. la entrada CLK. . _._.;:,,:_. :L. ' .. Mediryariotar los resultados que se van obte· ..;~,;_~:~·::·:·.L . niendo _en· la Tabla7:8. ·

CLK

T

7476

7476

IC2B

IC2A

,-e 'i>CLK

,-e 'V CLK

CLK L-

l

IC1B

IC1A

1

K

76

lnici alización CL

$1

~~

7476

..,..:.e, -

I

1

~F

CLKi.

t QA

t

Da

t

Oc

t

Do

t

51

t - ---;-~-i::~~-

__,~;_). ;~-..·,. _

:···~-~ >{:~~--

~·~----~- ,· ---·"-~--

, - --~- ..~_-'"~-~~-;'·~'·:~,· 7 :;~~- ~/;··-'·:~:·1:i~~~-~0-~~/:~.:-~~f~::::;·ht~~/:~ttsr-

Gronograma de funcionamiento del contador·Johnson9el_circuitn·de·,la.Figura 7.39. ·--.~i··

.--

.· .. ·--

.- :·---~-~~-:_;·- .... __ ·;;.·;'-

---.-~.

·······

.. -

e ;;;J

..r:: (.) e

--+----.

74121

Figura 8.19. Circuito detector de señales de disparo de mayor duración que la temporización del monoestable.

Figura 8.21. Circuito de detección de impulsos de duración menor que la temporización del circuito.

En la Figura 8.20 puede apreciarse cómo, cuando la señal de entrada E y la de salida del multivibrador monoestable Q están activadas simultáneamente, lasalida se activa poniéndose a nivel alto.

E

i

__,___0'---+---• Q~~T Lt:Z:l tt:c. 1....-.4 , ·_

t

r----

E

t

'

~---------':L--..1..:--oetección de impulso ~~e corta duración

1~. . ......0----l..---+----+--• t

ah:·

t

'

S _

'

r ~·¡__o_¡_· __:_T_·+-¡

L__J_--

L

r - 1- ·

d:

S t'--------...1:--L:--oetección de impulso ~ larga duración

Figura 8.20.

Figura 8.22. Señales de los distintos modos de funcionamiento del circuito de la Figura 8.21.

t

Señales obtenidas en el circuito de la Figura 8.19.

b) Circuito de detección de impulsos de excitación de duración inferior a la de la temporización del multivibrador monoestable. El circuito de la Figura 8.21 muestra el C.I. 74121 configurado como activo· por nivel alto. Al tener las entradas A 1 y A 2 puestas a nivel bajo, se aplica la entrada de excitación del 74121 a la entrada B y, simultáneamente, a una de las entradas de una puerta NOR, mientras que la salida negada del multivibrador astable Q se conecta a la otra entrada de la puerta NOR. Por tanto, mientras la entrada E está activada con un nivel alto de duración superior a la temporización del circuito, la salida S está a nivel bajo. Si, por el contrario, la duración de señal de excitación es menor que la de temporización del monoestable, en la salida de la puerta NOR aparece un nivel alto. En la Figu-ra..8...22..se.muestran las señales del modo de funcionamiento del circuito.

e) Circuito detector de impulsos múltiples a la entrada durante la temporización. El circuito de la Figura 8.23 es capaz de detectar si, tras el impulso que provoca el disparo, se produce algún impulso más durante la temporización del monoestable. En este caso, ;

V ce

f IC1

,e

10 11

9 3

E

4

5

Cext RexJC~xt

Rint

A, A2

S

8 74121

Figura 8.23.

6

7408

Circuito detector de impulsos múltiples durante la temporización.

~

de la entrada B tomando la patilla 6 (Q) del segundo monoestable para obtener la salida desplazada. En la Figma 8.25 se aprecia la respuesta del circuito a un impulso de entrada. Como puede verse, las señales S 1 y S 1 tienen una duración diferente. Esto es debido a que los valores de R 1 y e 1 son distintos de R 1 y e1 . Si quisiéramos obtener señales desplazadas de idéntica duración, sólo tendríamos que hacer R 1 = R 1 Y C 1 = e 1 .

se utiliza una puerta AND junto con el 74121, configurado para ser disparado por flanco de bajada; para ello la entrada de impulsos se realiza por !as entradas A 1 (pin 3) y A 2 (pin 4), y la entrada B (pin 5) se pone a nivel alto. Como puede verse en las señales que se muestran en la Figura 8.24, la salida de puerta AND se pone a nivel bajo si no se reciben impulsos una vez iniciada la temporización. Por el contrario, si se aplican señales de disparo durante el tiempo e;n que la salida Q está activada, la salida de la puerta AND se pone a nivel alto.

E

lo l ¡

~-+---L--~------------+•

s,

E! Q

S

i i

o

¡·

T=:j.,

1• ¡ :

·1

1•:

• t

i:: ji

: :: :

Ti

~

Sz

Tz

·¡

t

Detección de

Figura 8.25.

• t

Cronograma de funcionamiento del circuito de la Figura 8.26.

O El 74122

Figura 8.24. Señales correspondientes al estudio del circuito de la Figura 8.23.

El 74122 es un multivibrador monoestable de la familia TTL redisparable con borrado, es decir, una vez iniciada la temporización se le puede volver a disparar, situando el origen de la temporización en el instante del nuevo disparo (Fig. 8.27). El circuito dispone de dos salidas complementarias. Además, proporciona una gran flexibilidad en el control de los impulsos generados, variando su anchura, bien alargándolos por una señal de redisparo o acortándolos mediante la señal de borrado eLR.

d)

Circuito generador de impulsos desplazados con el 74121. En este caso, el circuito que se utiliza es el de la Figura 8.26, en el que puede verse que se usan dos multivibradores monoestables en cascada. Los dos están configurados como activos a nivel alto; en el primero la señal de excitación llega a través de la entrada B (pin 5), siendo su salida Q (pin 6); la salida Q (pin 1) del primer monoestable se utiliza como entrada al segundo monoestable, que también es atacado a través

Vce

Vce

· IC1 10

e,

11

9 3 4

5

E

IC2 10

cext

Cz Rex!Cext R;m

A, Az 8

_1

11

9

Q

6

3 4

5

Q

74121

Figura 8.26.

1'

~------L---~L---~-----·

ot

-.J.:-.J.:__._¡_·_·u:__.l....-_ _ impulsos múltiples

L _______

.,

~~--~~--~-----------· t

O D DDD

1¡:=::,

T,

t

cext RedCexr Rint

A, Az

Sz

8

74121 '1'

s,

Circuito generador de impulsos desplazados con dos circuitos integrados 7 4121.

·.. 243

=

2.

~ Monoestable r . ·. re.disparable 1.

E

f-j

.

•

•

'

T

Figura 8.27.

'

4.

' t

1

S

3.

1

1o o .. 1 1· ., > ~

----llijilllinai~t::··.··> ..

T

'L.

Se puede conectar un condensador de tempc zación entre las patillas Cext (pin 11) y Rext( (pin 13). · Para mejorar la precisión de anchura de ) impulsos y repetitividad, hay que conectar ... resistencia externa entre las patillas Rextf"" (pin 13) y Vcc con Rint (pin 9). Para obtener una anchura del impulso variav ~ la resistencia exterior debe ser variable.

Se pueden presentar dos casos en el cálculo de la RC y la anchura del impulso de salida:

t

a) Capacidades externas > 1.000 pF. La del impulso de salida tw viene dada por:

Señales en un multivibrador monoestable redisparable.

'

tw

En la Figura 8.28 se muestra el diagrama de conexión del circuito integrado 74122 y su tabla de funcionamiento. Los impulsos de salida se consiguen mediante una red RC que puede ser conectada de las siguientes formas: l.

anch1~

0,7\

= 0,32 RyCext ( 1 + - J Ry¡

donde Rr (interna o externa) se expresa en kQ; ~ resistencia interna suele ser del orden de 10 kQ; condensador Cexr se da en pF. En estas unidades, Ji anchura del impulso de salida tw se indica en ns. Las conexiones de los componentes de temporiz~ ción son las que se muestran en la Figura 8.29. bl diodo D puede ser del tipo 1N916, 1N4007, etc. Y'

Si se quiere emplear la resistencia interna de temporización, se ha de conectar a Vcc· 74122 SL

8

'122, 'L122, 'LS122 Tabla de funcionamiento

74122 H

X

X

L

H

X

X

L L L

H

X

X

X

L

X

X

X

X

X

L

H

L L X.

X

i

H

X

H

i

L

i

H

H H H H H H

r

Figura 8.28.

H

X

L

H

r

H

H

H

L

l l

H

H

1

H

H

H

L

X

H

H

X

L

H

H

Diagrama de conexión y tabla de funcionamiento del circuito integrado 74122.

n n n n n n n n n

H

H

u u u u u

u u

u

u

O El 74123 El 74123 es un multivibrador monoestable, redisparable y dual, que contiene en una misma pastilla dos monoestables similares al 74122 y cuyas características son similares. En la Figura 8.12 se muestra el diagrama de conexión del circuito y la Tabla 8.9 es la de funcionamiento del 74123. Tabla 8.9.

Tabla de funcionamiento del C.l. 7 4123

- SalidaS

. : . -Entradas ~~'tt

.-:: ·-": Figura 8.29.

Conexión de los componentes de la red de temporización.

Para evitar una tensión inversa sobre Cext cuando el condensador es electrolítico, y también en los casos en que se use la función de borrado (clear), se utiliza un diodo como el de la Figura 8.29. En estos casos, la anchura del impulso viene dada por la expresión:

-"-" -_¡¡ -·.··-'=·º·_;;

-º~~:

L X X H H

X H X L

X X L

L L L

H H H

l

1

t

L

H H

JL JL JL

l_f l_f l_f

1

:

.

Estos monoestables están ideados para que la duración del impulso de salida dependa de Cext y Rexr· Para valores de Cexr > 1.000 pF, la anchura del impulso de salida viene dada por: ~---------------------.

tw

-- donde Rr se expresa en kQ (la resistencia puede ser ~ interna o externa) y el condensador Cext se da en pF para que la anchura del impulso de salida tw se exprese en ns. ~ b) Capacidades externas < 1.000 pF. El valor de Rr no debe pasar de 50 kQ. Sin embargo, así como el valor de Cexr tiene un valor máximo de 1 kpF, el valor mínimo está alrededor de 50 pF. El valor de la anchura del impulso se calcula mediante el diagrama de la Figura 8.30, en el que se interrelacionan tw, cext y RT.

"' "'

2.000

u

1.000 700

~

----'---T-.':__;___ >~·--~'-'-~..,.-­

'; ¡! !ij

(f)


: •....·· :,, / }~~ ;; ' ~,,¡ ' ';, ~!

;,; '

< -~> ;';,( ; ' ' {,;,,;

• Montar el circuito que se muestra en la Fig ra 8.65 con la siguiente relación de componentE -~·

• Utilizando el osciloscopio, conectar el canal i entre la entrada de la red R1 e1 y la salida de + 5 V de regulador. Conectar el canal 2 entre la salida de la ánodo del diodo 0 5 y la salida de + 5 V del regulador. Medir y dibujar !as formas de onda en un gráfico.

R3

R, = 470 Q R4 = 1 kQ ~ = 10 kQ

e, =

• Médir con e! osciloscopio las formas de onda que sEfobtienen entre masa Y'"1as salidas 02.8 y 03A del circuito integrado 4566. Dibujar en un gráfico los resultados obtenidos.

e e5 3

R5 = 1O kQ

R6

= =

3,3 kl

.~

100 k

~

R8 = 1 kQ 33 .uF/16 V e2 = 0,1 ,uF/16 V

e =

= 4,7 ,uF/16 V

4

0,1 .uF/16 V

= 4,7 ,uF/i6V T, = BCI78 T2 = 2N3055 IC1 = LM555 IC2

=

Uv155 -~

• Buscar en un libro de características de circuitos lógicos CMOS el circuito integrado 4566 y explicar su funcionamiento.

• Utilizando el osciloscopio, visualizar;. medir y d ~. bujar las formas de onda entre masa y las pat ~ !las 2 y 3 del primer 555.

• ¿Qué función tiene el diodo 0 5 de este circuito?

• Usando el osciloscopio, visualizar, medir y dibu ~ jar las formas de onda respecto a masa de la: señales en la patilla 3, del primer 555, y 1< ~. patilla 5, del segundo 555.

Ensayo y experimentación con el circuito integrado 555: sirena electrónica. .

.

• Siempre que se produce una alarma, ya sea. en una máquina o en un sistema antirmbo,:~':.' hay qUe avisar de que éstá se ha producido. Para ello; se puede recurrir bien a un destello luminoso, o bien a un aviso acústico· o, mejor aún, a los dos. En la siguiente actividad se muestra. una aplicación con el circuito integrado 555 como generador de !os tonos de una alar~ ma acústica.

• Manejando el osciloscopio, visualizar, medir \ dibujar las formas de onda en el pin 5 respecte a masa, y en el pin 3 a masa del segundo 555 • Explicar el funcionamiento del circuito, intentan·/"-> ·do realizar un diagrama de bloques de éste. ~-. Para su elaboración es aconsejable tener en · cuenta la función que realiza independiente- -. mente,, de cada uno de los CJ: 555.., .· " · ·

Vcc= 12 V

f

J

1

IR1 j

R, , . 1

~e, 1

7 j

ll

:1

Vcc

i .

GND

1j 1

•1

1

a¡ R

~ ·.

•

555

Vce D!S

R

6

THR

OUT

2

TR

7

3

ve

s¡

GND

11

fe,

4

SPE

ve

51

_1_ Figura 8.65.. Circuito correspondiente

555

a [a sirena electrónica.

3

~~~...-...;'---~--"'"""'""""""'......................._.....,""""""---"-"""""·-~·............ol.1lt.--.. ~·""'"'~·

• ,.. ,¡ ;•:':;¡:.

1

"l.;:e••./:"' "'\ •:'

;:.·~~·;:,;~:-~:;:::.

• ,.··:·',

·:~:; .¡" :; .~ ·:~ ;i""~~...ii~~t~...i.i" '~ ;~ ¡; .¡;~: .~.,.F·-. :;...~L~/. ,:~b~;~;...f·)~...J¿~¡ ¡,-...¡i~~i L ...¿,¡ ¡ ¡i;¡•1J¡ ;:,1" ~;.;r,;..."i.\-;:o: ; i~,¡;¡; -Ú~ ~

"".> . ..;........;.;.

:·"'",· ... é ..... . .. . .

...

Circuitos digitales auxiliares ~

8. 1 Capacidades terminales

~

El aporte de este capítulo al logro de las capacidades que el alumnado habrá adquirido al finalizar el período formativo se puede concretar en los siguientes enunciados:

~

Examinar con ayuda de la experimentación los distintos multivibradores monoestables.

Interpretar las hojas de características de los fabricantes.

B. Procedimientos • Análisis de circuitos monoestables realizados con puertas lógicas CMOS: - Estudio del circuito.

• Examinar con ayuda de la experimentación los distintos multivibradores astables. Examinar con ayuda de la experimentación los circuitos temporizadores. • Examinar con ayuda de la experimentación los circuitos conformadores de impulsos. Identificar y caracterizar los circuitos auxiliares más significativos empleados en electrónica digital. Montar, ensayar y poner a punto circuitos auxiliares utilizados en electrónica digital. • Manejar correctamente equipos e instrumentos de medida. Elaborar hipótesis sobre los motivos del mal funcionamiento de circuitos básicos que utilizan circuitos monoestables, astables, temporizadores y conformadores de señal. • Elegir los circuitos comerciales idóneos para realizar multivibradores monoestables, astables, temporizadores y conformadores de señal dependiendo de la aplicación.

Análisis del circuito monoestable integrado 74121: ;-

A. Conceptos

Estudio del circuito.

• Análisis del circuito monoestable integrado 7 4122: · - Estudio del circuito. • Análisis del circuito monoestable integrado 7 4123: - Estudio del circuito. • Análisis del circuito monoestable integrado 74221 : - Estudio del circuito. ·: Análisis de! circuito integrado 555: - Estudio del circuito. "~

• Análisis de las puertas lógicas Trigger Schmitt: - Estudio del circuito. • Análisis de multivíbradores astables con puertas Trigger Schmitt: - Estudio del circuito. • Análisis de circuitos temporizadores, retardadores de impulsos con puertas lógicas CMOS:

8.2 Contenidos

- Estudio del circuito. • Manejo de catálogos comerciales.

• Multivibradores monoestables:

~

- No redisparables.

8.3 Secuencia de actividades

- Redisparables.

1.

Exposición de! alcance, estructura y contenido del capítulo, indicando los diferentes circuitos y funciones que se van a abordar.

2.

Ensayo y experimentación con circuitos monoestables realizados con puertas lógicas CMOS.

Circuitos comerciales y sus características.

3.

Aplicaciones de circuitos multivíbradores monoestables, astables, temporizadores y circuitos adaptadores de señal.

Ensayo y experimentación con circuitos monoestables integrados. El 74121 .

4.

Ensayo y experimentación con el circuito integrado 555 trabajando como multivibrador monoestable.

• Multivibradores astables. Temporizadores. • Circuitos adaptadores de señal.

:)

---==:·· _. . . . . .

··•-e:--::--~•~•-,.,·-~·=··~-----·--·~---..._~

•'

...

,::f·:··.~:·· :·

¡.: ; ::- ,. \,'~

Jí?HG;·.¿·'.:

•"-·-· · ___ .....:....,.__.~~

-~~---~·~·· ·~···~- .. - ..........-...__._,..___ ~~... --.......-·--··-~-··----~--- ·· ---··-·--·-~--

5. Ensayo y experimentación con el circuito integrado 555 trabajando como multivibrador astable.

6. Ensayo y experimentación con puertas lógicas del tipo Trigger Schmitt. 7. Ensayo y experimentación de circuitos temporizadores, retardadores de impulsos implementados con puertas lógicas.

Modificar los circuitos con retardadores para conseguir mayores o menores tiempos de retardo de las señales de entrada.

8.5 Solucionario del libro del alumno • Ejercicios propuestos 1. e)

8. Manejo de catálogos comerciales. 9. Estudio de los circuitos relativos a multivibradores monoestables. 10. Estudio de los circuitos relativos a multivibradores astables.

11. Estudio de los circuitos relativos a retardadores de señal. 12. Resolución de ejercicios y problemas relativos a la utilización de registros. (Estos ejercicios y problemas se propondrán de forma secuencial en función del dispositivo que se esté analizando:)

2. Multivibrador astable. 3. a) y e).

4. Un multivibrador monoestable redisparable tiene la posibilidad de recibir un nuevo disparo antes de finalizar el impulso de salida, pudiéndose ampliar de nuevo la duración del impulso de salida.

5. Sí. 6. e)

13. Puesta en común y resolución de problemas.

7. Constante de tiempo 1: = RC, donde " viene dada en' segundos si R se da en ohmios y C eri faradios.

8.4 Criterios de evaluación

8.

• Describir correctamente el funcionamiento de un multivibrador monoestable.

t = 1,1 RC t=1,1·1·10 6 Q·0,01·10-F=0,011 s=11 ms

9.

• Describir correctamente el funcionamiento de un mu!tivibrador astable. • Describir correctamente el funcionamiento de un circuito retardador. Salida

• Explicar el funcionamiento y comportamiento de circuitos básicos con multivibradores monoestables, astab!es y retardadores. • Detectar, mediante medida, fallos o mal funcionamiento de circuitos en los que intervienen circuitos con multivibradores monoestables, astables y retardadores. · Describir las posibles causas de disfunciones o fallos de circuitos que utilizan circuitos con multivibradores monoestables, astables y retardadores. Identificar el componente averiado o mal conectado que origina el incorrecto funcionamiento de circuitos que llevan incorporados circuitos con multivibradores monoestables, astables y retardadores. Modificar los circuitos para conseguir ampliar o disminuir la temporización de los monoestables. Modificar los circuitos con multivibradores astables para conseguir aumentar o disminuir la frecuencia y ciclo de trabajo de los mismos.

Como

t = 1,1 RC si se fija un valor de condensador de por ejemplo

e= 100 ¡.tF: R=

t 1,1

e

30

S

= 1 , 1 · 1 00 · 1o-a F = 272 727 Q :::::

1O. El 74121 es un multivibrador monoestable de un solo disparo y el 74123 es un multivibrador monoestable redisparable. 11. 74123 y 74221.

:._,,:,;

.2. La idea consiste en conectar un multivibrador ~-

monoestable que se active durante un tiempo tal que si durante dicho intervalo se producen rebotes, la salida permanezca en el mismo estado hasta que termine su temporización. El circuito puede ser el siguiente:

~.

14. La siguiente figura corresponde con el circuito funcional correspondiente a la figura 8.48 del libro del alumno.

i

Vcc

__ -¡-10nF R ..---. Vce o--J