• Author / Uploaded
• LAURA NATALIA MOTTA CADENA

Citation preview

Laboratorio N° 1: Circuito de Sample and Hold.

10/5/2019

1

UNIVERSIDAD SURCOLOMBIANA INGENIERIA ELECTRÓNICA COMUNICACIONES II INFORME N° 1 CIRCUITO DE SAMPLE AND HOLD Daniel Leon Pineda Cód. 20152141676 Laura Natalia Motta Cód. 20152139924 Mairon Steven Sánchez Cód. 20152140544 GRUPO 1  Resumen—En el siguiente informe se presentan los resultados obtenidos durante la práctica de laboratorio correspondiente a la implementación y posterior análisis de un circuito de sample and hold. Palabras claves—Circuito de Sample and Hold.

I. OBJETIVOS  Implementar el circuito de sample and hold propuesto.  Analizar el funcionamiento del circuito de sample and hold.  Obtener en el osciloscopio la señal muestreada a la salida del circuito de sample and hold. II. MARCO TEORICO Los circuitos de sample and hold (Muestreo y Retención) se utilizan para muestrear una señal analógica en un instante dado y mantener el valor de la muestra durante el tiempo especificado. Los instantes de muestreo y el tiempo de retención están determinados por una señal lógica de control. La mayoría de los circuitos de muestreo y retención utilizan un condenador para mantener la tensión de muestra; la forma de cargar dicho condensador es a través de un interruptor, usualmente un FET. El interruptor está abierto mientras la forma de onda lógica de control está en un nivel alto, lo que corresponde al tiempo de muestreo; cuando la señal de control pasa a un nivel bajo, el interruptor se cierra y el condensador mantiene constante el último valor de la entrada durante determinado tiempo, esto corresponde al tiempo de retención. En la siguiente figura se observa la forma de onda correspondiente a la señal de salida del circuito de sample and hold.

Figura 1. Formas de Onda de un Circuito de Sample and Hold. Los circuitos prácticos de muestreo y retención usan amplificadores operacionales para obtener una baja impedancia en el circuito de excitación y una alta impedancia de carga en el condensador de retención. De igual forma, se prefiere el uso de conmutadores FET en vez de BJT debido a su linealidad y carencia de offset en su característica de transferencia en la proximidad del origen, donde tiene lugar la acción de conmutación. El circuito de sample and hold implementado durante esta práctica de laboratorio es el siguiente:

Laboratorio N° 1: Circuito de Sample and Hold.

10/5/2019

2

que los equipos utilizados en el laboratorio (Osciloscopio Digital y Generador de Funciones) no eran los más adecuados para la correcta visualización del muestreo, ya que vienen dos en uno. VI. CONCLUSIONES 



Figura 2. Circuito de Sample and Hold. III. ELEMENTOS MATERIALES Y EQUIPOS     

Amplificador Operacional TL082. Diodo 1N4148 Resistencia de 100KΩ. Transistor K30A GR3A Condensador 0.1µF IV. PROCEDIMIENTO

Luego de realizar la implementación en protoboard del circuito propuesto en la figura 2, se procede a aplicar una señal senoidal a la entrada del circuito, para luego observar su salida. Tal y como se puede observar en la figura 3, la salida es una retención del valor de la señal analógica de entrada en diferentes puntos.

Figura 3. Señal Muestreada a la salida del circuito sample and hold. V. ANALISIS DE RESULTADOS 

En la figura 3 se observa que el circuito de sample and hold muestreo de forma correcta la señal analógica de entrada durante el semiciclo positivo de esta, en el semiciclo negativo se presenta cierta distorsión. Este efecto pudo haber sido ocasionado por los dispositivos usando en el circuito, por ejemplo para el conmutador no se utilizó el FET sugerido para la práctica, el cual presenta mayor velocidad de conmutación; otra posible causa es



Se implementó el circuito retenedor-muestreador sugerido para la práctica para tener una señal análoga muestreada, sin embargo, se tuvieron que hacer algunos ajustes en los materiales implementados debido a que no se consiguieron. Para las comunicaciones digitales la utilización de un muestreador (S/H), es necesario para la conversión A/D antes de cuantificar la señal. Debido a que el conversor necesita tener las muestras de la señal por un tiempo suficiente para realizar la correcta conversión. La señal muestreada observada en el osciloscopio presentó cierta distorsión en el semiciclo negativo de la señal, debido probablemente a las causas enunciadas anteriormente. VII. REFERENCIAS

[1] Circuitos de Muestreo y Retención (Sample & Hold) PDF. (Online). Encontrado en la web: http://www.elo.jmc.utfsm.cl/sriquelme/apuntes/sample%20and%20h old/samplehold.pdf