• Author / Uploaded
• superguaperrimo

Citation preview

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

FAMILIAS LOGICAS

Objetivos: -

Conocer los aspectos eléctricos de los circuitos digitales, para poder comprender y construir sistemas y circuitos reales. Conocer los principales parámetros que caracterizan a las familias lógicas. Conocer las características fundamentales de la familias TTL. Conocer las características fundamentales de la familias CMOS.

Sumario: -

-

Introducción. Parámetros más importantes. Familias TTL. • Característica generales • Integrantes de las familias TTL. Familias CMOS. • Características generales. • Integrantes de las familias CMOS. Compuertas open collector, tres estados y Schmitt Trigger Efecto del aumento de velocidad Efecto de disminuir la batería. Problemas.

Bibliografía: • Digital Design, Principles and Practices, John F. Wakerly, Third Edition, Prentice Hall, 2006 Tomo I, Capitulo III, Digital Circuits 79 a 170 Problemas 3.1 a 3.15, 3.19 a 3.102

1

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Familias Lógicas. Introducción. La popularidad de los circuitos digitales se debe en parte a la disponibilidad de circuitos integrados (CI) baratos. Los fabricantes han desarrollados muchas familias de CI digitales, los cuales forman grupos que pueden ser utilizados juntos en la construcción de un sistema digital. Los CI de una familia son compatibles y fácilmente interconectados. Los CI pueden ser hechos con transistores bipolares o MOS. Las familias CMOS (Complementary-MOS) es la más popular de los CI digitales y utiliza transistores tecnología MOSN y MOSP. Las familias TTL (Transistor-TransistorLogic) en la actualidad están cada vez menos utilizada y se fabrica con transistores bipolares. La complejidad de los CI se define como: Nível de Integración SSI MSI LSI VLSI ULSI

Cantidad de Observaciones compuertas < 12 Compuertas y Flip-Flop 12 a 99 Sumadores, contadores, decodificadores, multiplexores 100 a 9999 Calculadoras, memorias pequeñas, relojes digitales 10000 a 99999 Microprocesadores, calculadoras avanzadas, memorias de mediana capacidad >100 000 Microprocesadores y memorias avanzadas < 1 000 000 GSI > 1 000 000 Aproximadamente una compuerta son 10 transistores. El concepto de familia lógica puede tener dos posibles interpretaciones interrelacionadas. Una familia lógica desde el punto de vista de los circuitos integrados digitales es un grupo de compuertas lógicas construidas que utilizan una configuración circuital particular, con niveles lógicos compatibles y el mismo potencial en la fuente de alimentación. Muchas familias lógicas pueden producir un mismo tipo de circuito integrado con una o varias compuertas que pueden utilizarse como boque básico para crear sistemas o como “glue” o pegamento para interconectar circuitos integrados mas complejos. Una "Familia de lógica" también puede hacer referencia a un conjunto de técnicas utilizadas para implementar los circuitos lógicos dentro de un circuito digital complejo como son los procesadores, las memorias, u otra función compleja.

Realización práctica de las funciones lógicas. La realización práctica de circuitos que hagan operaciones lógicas se basa en propiedades circuitales muy sencillas. En la figura. 1 (a) se muestra el circuito formado por dos interruptores en serie. Si asignamos “1”al estado de los interruptores cuando están cerrados e igual asignación al paso de la corriente, llegamos a la conclusión de que interruptores en serie, realizan la operación AND porque todos los interruptores deben estar cerrados para que circule la corriente. En la figura 1 (b), se muestra la operación NAND. De igual modo, los interruptores en paralelo de la figura. 1 (c), realizan la operación lógica OR, porque basta que uno de ellos este cerrado para que haya circulación y en la figura 1 (d) la operación NOR. Aunque al comienzo, se utilizaron interruptores mecánicos o relevadores (relays) para construir circuitos lógicos, estos fueron sustituidos primero por válvulas de vacío y posteriormente por transistores bipolares y transistores de efecto de campo de compuerta aislada (Metal - Oxide Semiconductor Field Effect Transistor MOSFET), debido a sus mejores características de velocidad, confiabilidad y bajo consumo.

2

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández VCC

VCC

VCC

VCC

R

SW1

R

Vo

SW2

SW1

SW2

Vo

SW1

Vo

Vo SW1

R

Figura 1.

a)

SW2

b)

SW2

R

c)

d)

La función mas elemental que puede realizarse es la negación y al circuito que la hace se le denomina INVERSOR (NOT). La figura. 2 muestra un circuito sencillo para hacer esta función, utilizando un transistor bipolar.

VCC RC 1K

VO Rb

VI

Q1

1.5K

Figura 2 En la figura 3 se muestra la denominada curva transferencial del inversor, que no es mas que la dependencia entre el voltaje de salida Vo y el de entrada Vi. Para valores de Vi Vo (V) inferiores a 0,6 volt, el transistor no conduce y el voltaje de salida es igual a 5 Volt. Para Vi entre 0,6 y 2 Volt el transistor está en la 5 zona activa y hay una dependencia mas o menos lineal entre Vi y Vo. Para Vi mayor de 2 Volt, el transistor está saturado y Vo 4 permanece constante y aproximadamente igual a 0,2 Volt. Si se escogen convenientemente los valores de los resistores de 3 colector Rc y de base Rb, puede lograrse que cuando se aplique a la entrada un voltaje comprendido en el intervalo definido como 2 “0”, se obtenga a la salida un voltaje comprendido en el intervalo definido como 1 y viceversa. Los valores exactos del 1 “1” y el “0”, pueden encontrarse intercambiando los ejes en la figura 3 y volviendo a dibujar la curva transferencial. Se obtienen así dos curvas que se cortan en tres puntos. Las coordenadas de 1 2 3 4 5 Vi (V) cualquiera de los dos puntos extremos, representan el valor del “1” y el “0” para este circuito. Figura 3

3

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

3 1

3

1

3 1

3

Para realizar la función OR se procede a conectar transistores en paralelo unidos a un resistor común como muestra la figura 4 (a). VCC Basta que uno de los VCC transistores conduzca para RC que circule corriente a través de Rc y el voltaje RC Vo resultante a la salida se Vo corresponda al “0”, por lo que el circuito realmente Q2 Vb RB2 2 lo que realiza es la función O NEGADA (NOR). RB1 RB2 Q1 Q2 Vb 2 2 Conectando un inversor a Va la salida, se obtendría la función OR. RB1 Q1 2

1

Va

b)

a)

Figura 4 La figura 4 (b), muestra el circuito necesario para realizar la operación lógica Y NEGADA (NAND), función que se obtiene colocando transistores en serie, pues es necesario que todos los transistores conduzcan para obtener un “0” a la salida. Mediante un inversor conectado a continuación, se obtendría la función Y. En las explicaciones anteriores se ha ilustrado la forma de construir circuitos lógicos que tienen solamente dos entradas, pero en principio es factible aumentar el número de ellas añadiendo mas transistores en serie o paralelo. Los bloques lógicos que hemos estudiado reciben el nombre de puertas, compuertas (Gates) y aunque resulte increíble, constituyen los ladrillos fundamentales con los que ha sido construido el formidable edificio de la electrónica digital.

Niveles lógicos. La forma mas sencilla de construir un circuito lógico consiste en utilizar un voltaje, que solo puede tomar dos valores permitidos, como variable lógica. Para ello es necesario establecer una norma que defina qué nivel de voltaje corresponderá al “0” y cual al “1”. Teniendo en cuenta que la variable de salida de un circuito lógico, debe ser utilizada como variable de entrada de otro similar y que desde el punto de vista práctico hay factores como la temperatura o las tolerancias de fabricación que provocan diferencias de comportamiento. Lo más sensato resulta definir un intervalo de voltajes para cada estado lógico y no un valor único. La figura 5 muestra la norma actual que mas se utiliza (TTL), que establece que el estado “0” sea representado por un voltaje que puede variar entre 0 y 0,8 volts, mientras que el estado “1” se representa por un voltaje comprendido entre 2 y 5 volt para una batería (VCC) de 5V.. Lo típico para la mayoría de los circuitos que se fabrican comercialmente es que el “0” se corresponda aproximadamente con 0,2 volt y el “1” con 3,5 volt, lo cual ha sido representado en la figura 5 por una par de líneas gruesas dibujadas horizontalmente.

4

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Rango Valor de Típico Voltaje 5 “1 ” 2

3.5

0.8 “0 ” 0

0.2 Figura 5

Pudiera parecer ventajoso a primera vista definir ambos niveles lógicos con una mayor diferencia de valor entre ellos (de hecho se hace en algunas situaciones) para lograr mayor inmunidad al ruido electromagnético ambiente. Sin embargo, la energía disipada por un circuito que conmuta entre ambos estados varía aproximadamente con el cuadrado de la diferencia de voltaje entre ellos, por lo que esta idea no es buena sobre todo en circuitos donde hay miles de transistores conmutando a la vez, debido a la excesiva potencia dinámica que se disiparía. Los valores adoptados representan un buen compromiso entre ambas cosas.

Parámetros más importantes de las Familias lógicas. 1- Fan-out: número máximo de entradas de compuertas lógicas que pueden ser conectadas a la salida de una compuerta lógica, sin que provoquen un cambio del nivel lógico mayor que el de salida permitido. 2- Fan-in: numero de entradas de una compuerta lógica. 3- Tiempo de propagación (demora de propagación): a) tplh: tiempo de demora entre puntos específicos de referencia típicamente el 50%, entre la entrada y la salida cuando esta última cambia entre su nivel bajo y el alto. b) tphl: tiempo de demora entre puntos específicos de referencia típicamente el 50%, entre la entrada y la salida cuando esta última cambia entre su nivel alto y el bajo. c) Tr: tiempo de subida, tiempo transcurrido desde que la señal alcanzo el 10% de su valor final hasta que alcanza el 90% de su valor final. d) Tf: tiempo de caída, tiempo transcurrido desde que la señal alcanzo el 90% de su variación hasta que llega al 10% de su valor final. Siendo su variación VH – VL. 4- Consumo de potencia. a) Estática: es el producto del valor de la batería por la corriente promedio que consume el circuito cuando en la salida hay un cero y cuando hay un uno. b) Dinámica: es la potencia consumida cuando la compuerta esta conmutando. Esta depende de la capacidad a la salida del circuito, del valor de la batería y de la frecuencia de trabajo. 5- Niveles lógicos. a) VIL(max): el máximo nivel bajo permitido en la entrada de un sistema lógico. b) VIH(min): el menor nivel alto permitido en la entrada de un sistema lógico. c) VOL(max): el máximo voltaje permitido a la salida de una compuerta, que pueda manejar la máxima corriente de carga especificada (IOL). d) VOH(min): el menor voltaje permitido a la salida de una compuerta lógica, que pueda manejar la corriente de carga especificada como (IOH), con el menor voltaje de la batería VCC.

5

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

6- Corriente en los terminales de entrada y salida. e) IIL(max): corriente que fluye hacia fuera del terminal de entrada, cuando esta aplicado el voltaje bajo especificado es decir VIL. f) IIH(max):corriente que entra al terminal de entrada cuando el voltaje VIH esta aplicado. g) IOL(max): corriente que entra en el terminal de salida cuando este está con el nivel VOL. h) IOH(max): para circuitos con totem pole; es la corriente que sale del terminal de salida cuando tiene el voltaje VOH. En el caso de salida “open colector”, es la corriente de fuga que entra por el terminal de salida cuando hay aplicado el voltaje VOH. i) Icc: corriente que entra por el terminal de VCC de un circuito, cuando las entradas están en las condiciones especificadas y la salida abierta. Cuando no se especifican las condiciones en la entrada son las del peor caso. Si el sentido de la corriente es entrando a la compuerta se considera positivo y si es saliendo es negativo. 7- Márgenes de ruido. a) Margen de ruido para el uno; es la diferencia entre el voltaje de entrada de una compuerta (VIHmin) y el voltaje de salida de la compuerta que la está manejando (VOHmin). NMH = VIH(min) – VOH(min) b) Margen de ruido para el cero; es la diferencia entre el voltaje de entrada de una compuerta (VILmax) y el voltaje de salida de la compuerta que la está manejando (VOLmax). NML = VIL(max) – VOL(max) 8- Slew Rate. Es la razón de cambio en la salida (de H a L ó de L a H). Mas concretamente lo podemos definir como el tiempo que tarda la salida de una compuerta en cambiar del 10 % al 90 % de su valor final. Si una compuerta tiene un slew rate diferente en el cambio hacia uno con el cambio hacia cero se toma el más rápido de los dos. DV / dt = 0.8 x (VOH – VOL) / Tr (ó Tf)

Comentarios sobre algunos de los parámetros anteriores. En la siguiente tabla se muestra una comparación de los niveles del uno y del cero en la entrada y en la salida de una compuerta TTL. Tensión de salida 5 UNO 4 3 2.4 2 1 0.8 0.4 0.0 CERO

Tensión de entrada 5 UNO 4 3 2.4 2 1 0.8 0.4 CERO 0.0

NMH = 2.4 - 2.0 = 0.4 NML = 0.8 – 0.4 = 0.4 En la siguiente tabla se muestra una comparación de los niveles del uno y del cero en la entrada y en la salida de una compuerta CMOS para una batería de 5 V.

6

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Tensión de salida 5 Nivel del UNO (4.95V) 4.0 3.5 3.0 2.0 1.5 1.0 0.0 Nivel del CERO (0.05V)

Tensión de entrada 5 Nivel del UNO (3.5V) 4.0 3.5 3.0 2.0 1.5 Nivel del CERO (1.5V) 1.0 0.0

NMH = 4.95 - 3.5 = 1.45 NML = 1.5 – 0.05 = 1.45

Familias lógicas y su tecnología de fabricación. Hay muchos modos de construir un circuito lógico. El primer circuito lógico controlado eléctricamente fue desarrollado por los laboratorios BELL en 1930, basándose en relays. A mediados de 1940 se construyo la primera computadora digital electrónica, la Eniac utilizando válvulas. La Eniac tenia unos 18000 válvulas, un microprocesador hoy en día tiene unos 10 000 000 de transistores. La Eniac ocupaba volumen de 100 pies de largo, 10 pies de alto y 3 pies de fondo y consumía 140 000 watts de potencia. La invención de los diodos y transistores permitieron el desarrollo de computadoras más pequeñas y más rápidas en la década del 50. En la década del 60 la invención de los CI permitió poner a múltiples diodos y transistores y otros componentes en un solo dado y las computadoras resultaron aun mejores. En 1969 se introduce también la primera familia lógica integrada. Una familia lógica es una colección de diferentes CI que tienen entradas, salidas y características internas similares, pero que realizan diferentes funciones lógicas. Circuitos de una misma familia pueden ser interconectados para realizar cualquier función lógica deseada. Las compuertas lógicas fabricadas con circuitos integrados se clasifican no solamente por su operación lógica sino también por la familia de circuitos lógicos a la cual pertenecen. Cada familia tiene un circuito electrónico básico propio, mediante el cual se desarrollan funciones y circuitos digitales más complejos. El circuito básico de cada familia es o una compuerta NAND, o NOR o inversor. Las componentes empleadas en la construcción de cada familia definen el nombre de la misma. Hay muchas familias lógicas de circuitos digitales que han sido introducidas comercialmente siendo las más populares las siguientes:

Familias lógicas TTL ECL MOS CMOS

Transistor Transistor Logic Emitter Coupled Lógic Metal Oxide Semiconductor Complementary Metal Oxide Semiconductor

7

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Familias TTL. La primera familia TTL fue desarrollada en 1964 por la Texas instruments. Muchos fabricantes construyen circuitos digitales pertenecientes a esta serie. Como regla general identifican los circuitos de la siguiente manera: F F 7 4T T T n n n Donde: FF: Siglas que identifican al fabricante en cuestión. (SN usado por Texas Instruments, LM por National Semiconductors, etc.) 74, número que identifica a los CI que trabajan en el rango comercial de temperatura, es decir entre 0 y 70 gC. 54, número que identifica a los CI que trabajan en el rango militar de temperatura, es decir entre -55 y 125 gC. TTT: Letras que identifican la variante tecnológica del circuito. Actualmente los circuitos mas usados llevan las siglas LS (Low Schottky) o ALS (Advanced Low Schottky). nnn: Números que identifican a un tipo de circuito en particular. Esta familia trabaja con una Batería de 5V ± 10 % y algunas con ± 5% Dentro de un mismo envase se integren varios circuitos del mismo tipo, para hacer un uso más racional del número de pines que el envase posee. En la Tabla 1 resumimos algunos de los circuitos más simples de la serie 74, su función y cuantas compuertas hay dentro del envase. Por ejemplo, el circuito SN74ALS02 contiene en un envase de 14 pines, 4 compuertas NOR de dos entradas y es fabricado por Texas Instruments con tecnología avanzada de diodos Schottky. Componentes más complejos de la serie, necesitan de envases con un mayor número de pines. Código

Función

Entradas

04 08 11 21 00 10 20 30 32 02 27 25 86 51

Inversor AND AND AND NAND NAND NAND NAND OR NOR NOR NOR XRE AOI

1 2 3 4 2 3 4 8 2 2 3 4 2 2-2

Cantidad de Compuertas 6 4 3 2 4 3 2 1 4 4 3 2 4 2

TABLA 1 En la figura 6 se muestra el esquema de la compuerta básica. Analicemos el funcionamiento de este circuito, consideremos inicialmente que Vi = 0, en este caso Vbe1=0.75 y por lo tanto Q2 y Q3 están cortados se necesita al menos que el VB1 = 0.65 + 0.65 para que la unión BC de Q1 este en directa y la unión BE de Q2 también lo este. En esta situación toda la corriente fluye por el emisor de Q1 hacia la entrada siendo la corriente de emisor IE = (50.75)/4K = 1 mA. Como Q2 está cortado la base de Q4 está a un potencial alto y Q4 conduce, por lo que la salida esta en el nivel correspondiente al “1” con un potencial alrededor de 5 –0.65-0.65 = 3.7 en circuito abierto. Si el voltaje Vi se aumenta, cuando alcance (Vbc1 + Vbe2 – Vbe1 ≈ 0.65V) 0.65 v entonces Q2 comenzará a conducir y a partir de ahí el voltaje en la base de Q4 disminuye y por lo tanto también la salida a una razón de cambio de aproximadamente de -1.4/1 = -1.4 V / V.

VCC Rb

Rc2

4K

1.4K

Rc4 130

Q4

D1

Vi

Vo

Q2 Q1 Q3 RE 1K

Figura 6.

8

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Cuando el voltaje de entrada Vi llegue a (Vbe3 + Vbe2 + Vbc1 – Vbe1) ≈ 1.3V entonces Q3 comienza a conducir y la salida disminuye mas bruscamente. Familia de baja potencia (L). Fue desarrollada a partir de la TTL standard aumentando las resistencias internas del circuito por un factor de 10. La disipación de potencia de esta familia es reducida por un factor de 10 a costa de la disminución de la velocidad de respuesta de la misma en un factor de 3. Familia Schottky (S). Usa diodos Schottky como limitadores de nivel para evitar que los transistores entren en la zona de saturación y utiliza resistores con valores aproximadamente la mitad del standard. Está lógica no saturada conmuta con velocidades 3 veces mayores que la compuerta standard, pero consumen mas potencia que esta. Las compuertas de esta familia disipan alrededor de 20 mW con una demora de propagación típica de 3 nS. Familia Schottky de baja potencia (LS). Utiliza resistores con valores mayores que la familia S y diodos en la entrada en vez del transistor de múltiples emisores. Estos diodos en las entradas conmutan más rápidos proporcionando una demora de propagación típica de 10 nS y una disipación de potencia de 2 mW. Familia Schottky de baja potencia avanzada (ALS). Utiliza técnicas mas refinadas en su fabricación para aumentar la velocidad de conmutación y disminuir el consumo de potencia, superando a los dispositivos LS. Tienen demora de propagación de 4 nS y una disipación de potencia de 1 mW. Familia Schottky avanzada (AS). Esta destinada para aplicaciones de mucha velocidad. Utiliza un circuito de salida especial para reducir el tiempo de subida. Estas compuertas disipan en torno de 8 mW y tienen demoras de propagación típicas de 1.5 nS. Las compuertas avanzadas de la Fairchild (FAST) usan la letra F para identificar esta familia y tienen una demora de propagación de 3 ns con una disipación de potencia de 5 mW. Familia LS. En la figura 7 se muestra el esquema de la compuerta TTL(LS), es decir Schottky de baja potencia (Low Schottky). En la misma los transistores S1 a S4 son transistores Schottky o sea son transistores que tienen un diodo Schottky entre la base y el colector con el lado P hacia la base. Este diodo logra que el transistor apenas entre en la región de saturación y por lo tanto hace que el tiempo de conmutación del transistor sea menor. Dada la conexión de S2 con Q5 no es necesario que este último sea Schottky. Los diodos de entrada D3 y D4 en lugar del transistor multi-emisor lograran VCC

120

8K 20K D3

A

S2 Q5 D5

D1

A

4K

Vo D6 D4

B

S1 S4

D2B

3K 12K 1.5K S3

una mayor velocidad y un voltaje de ruptura en la entrada mayor de los 7 voltios, típico en la compuerta standard,

9

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

elevándolo a 15 V. Los diodos D1 y D2 están puestos para que conduzcan si el voltaje de entrada es negativo con el objetivo de disminuir las posibles oscilaciones que se produzcan en la entrada por la alta velocidad de estos circuitos. Si el voltaje en una de las entradas es el correspondiente a un cero lógico entonces el voltaje en la base de S1 es de alrededor de 0.3V y ni S2, S3 y S4 conducen. Estos requieren de un mínimo de Vbe3 + Vbe1 = 0.65 + 0.65 = 1.3V para conducir. Lo que corresponde con un voltaje de entrada de alrededor de Vbe3 + Vbe1 –Vs = 1.3 – 0.5 = 0.8V según se muestra en la figura 2.5. En este caso el transistor S4 esta cortado y S2 y Q5 conducen por lo que el voltaje en la salida es el correspondiente al del uno lógico o sea VCC – Vbe2 ≈ 4.35V. Cuando las dos entradas estén en uno entonces S1 y S4 estarán conduciendo fuertemente y la salida será Vce (S4) ≈ 0.3V Figura 7

Vo (V) 5

TA = 25 gC VCC = 5 V

4

LS

3 2

FAST

1

0.5

1.0

1.5

2.0

2.5

Vi (V)

Característica transferencial

Tablas comparativas de las variantes de la familias TTL. Corrientes y voltajes. IOL IOH IIL IIH (max) (max) (max) (max) MA uA mA uA 16 -400 -1.6 40 Standar 3.6 -200 -0.18 10 L 20 -500 -2.0 50 H 20 -1 -2.0 50 S 8 -400 -0.36 20 LS 20 -2000 -0.50 20 AS 8 -400 -0.20 20 ALS 20 -1000 -0.60 20 F

VIH (min) V 2.0 2.0 2.0 2.0 2.0 2.0 2.0 2.0

VIL (max) V 0.8 0.8 0.8 0.8 0.8 0.8 0.8 0.8

VOH (min) V 2.4 2.4 2.4 2.7 2.7 2.7 2.75 2.7

VOL (max) V 0.4 0.4 0.4 0.5 0.5 0.5 0.5 0.5

10

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

TdLH*** TdHL*** nS nS 22 15 Standar 60 60 L 10 10 H 4.5 5 S 15 15 LS 4.5 4 AS 11 8 ALS 6 5.3 F 250 250 CMOS (*) cuatro compuertas NAND de dos entradas. (**) Flip-Flop 74xx74 con CL = 50 pF (***) NAND 74xx00

Potencia mW 10 1 22 19 2 8 1 5 0.001

Velocidad Mas rápida AS F ⎪ S ⎪ ALS ⎪ LS ⎪ TTL ↓ Mas lenta L

Velocidad** MHz 15 3 50 75 26 105 34 100 3.5

ICCH MA * 8 0.8 16.8 16 1.6 3.2 0.85 2.8 0.007

ICCL MA * 22 2.04 4.0 36 4.4 17.4 3.0 10.2 0.007

Consumo de Potencia Bajo L ALS ⏐ LS ⏐ F ⏐ AS ⏐ TTL ↓ Alto S

Carga unitaria. La compuerta standard tiene una IIL(max) =1.6mA y una IIH(max) = 40 uA y estos valores se identifican como las corrientes de entradas de una carga unitaria (UL = Unit Load). Por ejemplo la variante LS tiene una corriente IIL(max) = 0.4 mA y una IIH(max) = 20 uA; por lo que tiene un factor de carga en la entrada para el caso del cero de (0.4/1.6) = 0.25 UL. Y un factor de carga en la entrada para el caso el uno de (20/40) = 0.5 UL. Fan out. La salida de la compuerta standard maneja una IOL (max)= 16 mA para el cero y para el uno IOH(max) = 400 uA Por lo que tiene un factor de carga normalizado en la salida para el cero de 16/1.6 = 10 UL Y para el uno de 400/40 = 10 UL Para el caso de la LS en el cero es 8/1.6 = 5 UL y para el uno es 400/40=10 UL . En la actualidad las sub familias mas utilizadas son la LS y sus derivadas (ALS, AS, etc). Familia ECL. Las dos variantes disponibles de esta familia son las serie 10k y la 100K. Son construidas con transistores bipolares. Estos circuitos están diseñados para que sus transistores no trabajen en la zona de saturación, logrando con esto tiempos de conmutación muy pequeños de 2 nS para la variante 10K y 0.75 nS para la 100K. Esta familia consume más del doble de la compuerta TTL. La fuente de alimentación es de –5.2V lo que dificulta el acoplamiento de esta familia con la TTL.

11

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Familias CMOS. La primera variante de esta familia fue desarrollada en 1968 por la RCA (Familia 4000). Esta variante utiliza al mismo tiempo transistores canal N y canal P (complementarios) y se conoce comercialmente con el nombre de CMOS (Complementary MOS). La ventaja fundamental de los circuitos digitales MOS es la elevada densidad de componentes que puede ser lograda en comparación con la tecnología bipolar, lo que permite fabricar circuitos muy complejos. La variante CMOS tiene la ventaja adicional de que el consumo de energía es muy pequeño, por lo que se utiliza en aplicaciones donde esta propiedad es muy apreciada como relojes digitales de pulsera, calculadoras de bolsillo alimentadas por baterías solares, memorias de backup, etc. Además presenta una mayor inmunidad al ruido. En la Tabla 2 se muestra una comparación, basada en algunos parámetros de interés, entre las tres tecnologías mencionadas. La Tabla 2 debe tomarse solo como una comparación relativa, porque debido al vertiginoso desarrollo de la tecnología, es imposible dar cifras absolutas actualizadas. TABLA 2 Area por compuerta Tiempo de propagación Potencia estática

TTL 13000-18000 1-5 2-20

NMOS 500 3-20 0.2-0.5

CMOS 750 2-15 0.001

Unidad Micrón2 Nanoseg Miliwatts

Como regla general puede decirse que hace unos años la tecnología MOS se utilizaba en la construcción de circuitos muy complejos como microprocesadores y memorias de gran capacidad y la tecnología bipolar se reserva para fabricar circuitos menos complejos pero mas veloces y que admiten cargas capacitivas mas elevadas. En la actualidad se tiende a utilizar en todo a circuitos CMOS. La tendencia futura apunta a substituir el Silicio que ha sido el semiconductor mas utilizado durante cuatro décadas para la fabricación de circuitos integrados, por el Arseniuro de Galio que produce circuitos con menor tiempo de propagación. VDD

MP

VI

VO VI

MN

En la figura anterior se muestra el circuito de un inversor CMOS, en donde el transistor superior es un MOSP y el inferior es un MOSN. Los niveles lógicos de las familias CMOS son típicamente una función de los valores extremos de la fuente de alimentación. Voh(min) = VCC – 0.1 V Vih(min) = 70% VCC Vil(max) = 30% VCC Vol(max) = Ground + 0.1 V La variantes mas vieja de estas familias es la serie 4000, en la siguiente tabla se muestran algunas características de la misma.

12

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

VCC Unidades De 3 a 15 V VCC 5 3.5 V VIH 5 1.5 V VIL 5 4.95 V VOH 5 0.05 V VOL 5 1 uA IIH 5 1 uA IIL 5 0.36 mA IOL 5 1.7 mA IOH 5 250 nS Td 5 0.002 mW Pot Observa el rango de valores de la batería y lo lento de su respuesta. A continuación se muestra un resumen de los códigos de algunas compuertas de la familia 4000. Código

Función

Entradas

4009 4010 4049 4050 4071 4072 4075 4001 4025 4002 4078 4081 4073 4082 4011 4012 4023 4068 4030 4077 4093 4502 4503

Inversor - buffer Buffer Inversor - buffer Buffer OR OR OR NOR NOR NOR NOR AND AND AND NAND NAND NAND NAND XOR XNOR NAND (ST) INV (3estados) Buffer (3 estados)

1 1 1 1 2 4 3 2 3 4 8 2 3 4 2 4 3 8 2 2 2 1 1

Cantidad de Compuertas 6 6 6 6 4 2 3 4 3 2 1 4 3 2 4 2 3 1 4 4 4 6 6

Lógica HC Debido a la incompatibilidad de la serie de CD4000 con la familia de TTL, aparece una nueva familia que combinó lo mejor de la familia de TTL con las ventajas de la familia de CD4000. Esta nueva familia es conocida como 74HC (High performance silicon gate), siendo compatible sus terminales con los de la familias TTL. Puede ser usado tanto con alimentación de 3.3V (y por lo tanto, niveles de lógica de 3.3V), y con dispositivos que usan 5V. En la siguiente tabla se resumen las características más importantes de varias series de la familias CMOS.

13

Electrónica Digital

•

Potencia Estática Potencia Por MHZ tdLH tdHL Fmax VCC VIH VIL VOH VOL IIH IIL IOH IOL VCC = 4.5 V

Familias Lógicas Profesor: Víctor Escartín Fernández

HC* 0.0025

HCT 0.0025

AC* 0.0025

ACT 0.005

0.75

0.6

1.8

0.75

23 23 25 2–6 3.85 1.35 4.4 0.33 1 1 -4 4

25 25 22 4.5 – 5.5 2.0 0.8 4.0 0.33 1 1 -4 4

8.5 7 125 3 – 5.5 3.85 1.35 4.4 0.36 1 1 -24 24

9.5 9 85 4.5 – 5.5 2.0 0.8 4.4 0.36 1 1 -24 24

FCT 0.0075

FCT - T

Unidades mW mW / MHz

9 9 70 4.5 – 5.5 2.0 0.8 2.4 0.55 1 1 -8 48

4.5 – 5.5 2.0 0.8 2.4 0.55 5 5 -15 48

nS nS MHz V V V V V uA uA mA mA

Las familias HC y HCT fueron diseñadas para ser compatibles pin a pin con las familias TTL. La mayoría de las funciones TTL más algunas de las funciones de los dispositivos de la serie 4000 son duplicadas en la familia HC. Sus demoras de propagación también son similares a los de la LS. Pero la diferencia es que la familia HC puede operar con tensiones entre 2 a 6 voltios. Los HCT son acoplados directamente con los TTL por lo que su fuente de alimentación está entre 4.5 y 5.5 V. La familia AC, CMOS avanzada tiene una mayor velocidad de operación que la HC y operan con una tensión de alimentación entre 3 y 5.5V. Los ACT se acoplan directamente con los TTL y trabajan con la misma batería o sea entre 4.5 y 5.5 V. La familia VHC y VHCT de la Motorola son equivalentes a la AHC y AHCT de la Texas Instruments y parecidas a la AC y ACT. En la familia FCT también se fabrica la variante FCT – T la cual tiene limitado el swing de salida para que disipe menos potencia. La famila FCT 2000 introduce una resistencia en serie con la salida para disminuir los p’roblemas de acoplamiento de impedancias.

Consumo de potencia. El consumo de potencia de un circuito CMOS cuando su salida no cambia se conoce como disipación de potencia estática y se puede calcular como PE(L) = ICC(L) VCC cuando en la salida hay un cero y PE(H) = ICC(H) VCC. La mayoría de los circuitos CMOS tienen una disipación de potencia estática muy baja, lo que lo hace muy atractivo en aplicaciones en equipos portátiles. Los circuitos CMOS disipan una cantidad apreciable de potencia solo cuando conmutan y a esta disipación se conoce como dinámica. Una fuente de disipación de potencia dinámica ocurre cuando la salida conmuta ya que tanto el transistor MOS P como el MOS N están una parte del tiempo que dura la conmutación trabajando los dos conjuntamente y por lo tanto se establece transitoriamente un camino desde VCC a tierra. El valor de la potencia consumida en estas condiciones se puede calcular como: Pt = C PD VDD 2 F Donde: Pt es la potencia dinámica disipada internamente debido a la transición en la salida. C PD es la capacidad de disipación de potencia. Esta constante es normalmente especificada por el fabricante del circuito integrado. Tiene unidades de capacitancia pero realmente no es una capacidad. VDD es la fuente de alimentación. F es la frecuencia de la señal de salida.

14

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Otro factor que a menudo es el mas significativo esta el asociado a la carga y descarga de la capacidad total equivalente conectada a la salida de la compuerta. La potencia dinámica total se puede calcular como: PD = (C PD + C L ) VDD 2 F Donde: C L representa la capacidad total conectada a la salida del circuito. Algunos fabricantes de circuitos CMOS no especifican a C PD sino a I CCD o Q CCD resultando: Q I C PD = CCD = CCD VDD

VDD

Donde: I CCD ó QCCD es la corriente de la fuente asociada a la disipación dinámica y su unidad es

mA MHz

Cuidados a tener con la familias CMOS. Para evitar que descargas eléctricas estáticas o tensiones transitorias provoquen daños en los circuitos CMOS se debe tener los siguientes cuidados: ¾ Almacenar los CI de modo tal que sus terminales estén en contacto con materiales conductores para que no se establezcan diferencia de tensiones entre ellos. ¾ Utilizar soldadores alimentados por baterías o aterrar la punta de los mismos. ¾ Desconectar la fuente de alimentación antes de proceder a quitar un CI de su base, o antes de suprimir alguna conexión. ¾ Asegurar que las tensiones de entradas no excedan la tensión de la fuente de alimentación. ¾ Eliminar las señales de entradas antes de desconectar la fuente de alimentación. ¾ No dejar terminales de entradas en el aire. Versiones mejoradas. Con las familias HC, HCT y la LS - TTL compitiendo en el mercado se puso claro que se requerían mejoras adicionales para crear el dispositivo "Ideal" que combinara alta velocidad, con baja disipación de potencia y compatibilidad con familias de lógicas más viejas. Han surgido nuevas familias lógicas que utilizan tecnología CMOS. Una breve lista de las familias más importantes es la siguiente: Lógica LV (lower supply voltage) Lógica LVT (lower supply voltage while retaining TTL logic levels) Lógica ALVT (an 'advanced' version of LVT logic) Pero hay muchas otras familias lógicas, entre ellas AC/ACT, AHC / AHCT, ALVC, AUC, AVC, CBT, CBTLV, FCT y LVC. BiCMOS Una mejora muy importante fue combinar las entradas de CMOS con las salidas TTL para lograr nuevas variantes de dispositivos lógicos identificados como BiCMOS, de los que la familias LVT y la ALVT son las más importantes. Las familias BiCMOS tiene muchos nuevos miembros, incluyendo la lógica ABT, la ALB, la ALVT, la BCT y la LVT. Conclusión Por el momento las familias lógica más comunes todavía son el LS – TTL, el HC y la HCT, aunque la lógica de BCT también está empezando a ser popular. Familias lógicas con fuentes de alimentación bajas se están poniendo cada día más importante, con la lógica AHC ganando en popularidad. Debido a que cada fabricante no soporta todas las familias lógicas existentes, varias familias lógicas continuarán siendo utilizadas.

15

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Compuertas con salida en colector abierto o con salida de tres-estados. Normalmente, resulta imposible unir la salida de dos o más compuertas entre sí, a menos que hayan sido diseñadas para tal tipo de conexión. Imaginemos que esto se hace y que la situación es tal que una de ellas, respondiendo a los valores de las entradas, debe colocar la salida en “1” mientras que la otra compuerta y por idéntica razón trata de forzar el mismo nodo a “0”. En el mejor de los casos, el voltaje real del nodo de salida tomará un valor comprendido entre “0” y “1”, no identificable por los circuitos que siguen a continuación. En el peor caso, una de las dos compuertas se dañará. La conclusión es que, utilizando circuitos cuya salida tiene solo dos estados (“0” y “1”), tal tipo de conexión está prohibida. Sin embargo y como veremos mas adelante, esa forma de conexión es muchas veces necesaria y beneficiosa, porque simplifica extraordinariamente la arquitectura de un sistema digital, al permitirle a varios circuitos compartir una línea común de comunicación llamada Bus. Para permitir este tipo de conexión, han sido diseñados circuitos con cierta especificidad en la salida. Existen dos variantes: Bajar el voltaje de la fuente de alimentación Una característica muy importante de las familias CMOS es que trabajan con un rango más ancho de voltajes de la fuente de alimentación generalmente desde 3 a 15V. Mientras que los circuitos integrados TTL requiere un voltaje de alimentación 5V. Bajar el voltaje de la fuente de alimentación reduce la corriente suministrada para cargar la capacitancia de cada nodo por lo que reduce la corriente consumida en circuitos integrados complejos. Esto reduce la disipación de calor del procesador. Bajando el suministro eléctrico de 5V a 3.3V, el consumo de potencia es reducido por casi un 60% (la disipación de potencia es proporcional al cuadrado del voltaje de la fuente de alimentación). Las CPU más modernas han bajado sus voltajes de suministro eléctrico aun más.

1- Circuitos con salidas con colector abierto (Open collector). El transistor del paso de salida no tiene resistor de carga conectado internamente, por lo que su colector está abierto, de ahí el nombre. Varias salidas pueden entonces ser conectadas entre sí poniendo un resistor externo común. Los transistores solo tienen la posibilidad de colocar la salida en “0” cuando conducen, pero no la pueden colocar en “1”, por lo que desaparece la posible contradicción. Además, la propia forma de conexión, realiza la función OR entre las diversas salidas que se conectan al resistor común. Esta es la razón por la que este tipo de conexión ha recibido el nombre de OR ALAMBRADA (WIRED OR). Hay compuertas de colector abierto como las 7406, 7407, 7416 y 7417 cuyos transistores de salida aguantan tensiones superiores a los 5 v de alimentación típicas de las compuertas TTL. Estos circuitos operan con un VCC = 5 voltios pero al transistor de salida puede conectarse una resistencia a un voltaje superior a 5 pudiendo llegar hasta 30 V, para la 7406 y 7407 y de 15V para la 7416 y la 7417. La 7406 y la 7416 invierten la señal de entrada y las otras dos no. La corriente que los transistores de salida de estas compuertas pueden manejar es de 40 mA. El cálculo del resistor de carga se realiza en base a las siguientes ecuaciones: Para garantizar un “1” lógico en el nodo común tenemos que asegurar que: Rx(max) = [VCC(min) – VOH(min)]/[N1*IOH + N2 * IIH] Debe tenerse en cuenta que VOH(min) = VIH(min) - NMH Para garantizar un “0” lógico en el nodo común tenemos que asegurar que: Rx(min) = [VCC(max) – VOL(max)]/[IOL – N2*IIL] Debe tenerse en cuenta que VOL(max) = VIL(max) - NML Donde N1 son la cantidad de salidas open collector conectadas a el nodo común y N2 son la cantidad de entradas conectadas al mismo nodo.

2- Circuitos con salidas con tres estados (tri-state output). En los circuitos que se conciben de esta manera, la salida como su nombre lo indica puede tomar tres estados; “0”, “1” y un tercer estado “Z”, en donde el pin externo queda desconectado del interior del circuito. Esto permitiría que otro circuito, conectado también al mismo nodo, pueda establecer el valor lógico del mismo, sin entrar en conflicto con el primero. En la figura 8 se muestra el circuito de una compuerta con tres estados. La entrada EN permite controlar si la salida esta activa o en tercer estado. Si EN = 0 La salida de la NAND es UNO y el MOSP de salida se corta, además la salida de la OR es UNO y el transistor MOSN también se corta, quedando la salida flotando o en

16

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

tercer estado. Si EN = 1 la salida es igual a la entrada En sistemas digitales complejos, es usual que la salida de una compuerta deba ser conectada a las entradas de otras muchas. Uno de los problemas que esto acarrea es la elevación del nivel de voltaje correspondiente al “0”. También se observa es un aumento del tiempo de conmutación entre los estados lógicos, producto del aumento de la capacitancia conectada al nodo de salida. Un circuito TTL tiene un fan-out típico entre 10 y 30, mientras que un circuito MOS puede ser conectado a 3 entradas TTL (del tipo ALS) como máximo. La regla del fan-out debe ser respetada rigurosamente si se desea construir un sistema digital que opere confiablemente. En la siguiente figura se muestra el esquema de una compuerta típica con salida de tres estados. VCC

2

EN

EN

U2 1

Qp U5

3

IN

IN

OUT 2

U4 2

1

3

U3

OUT

Qn 1

Figura 8. Ejemplo de compuerta con salida de tres estados es la 74xx125 que son 4 buffers no inversores. En la siguiente tabla se muestra un listado de diferentes tipos de compuertas con 3 estados. Circuito 74xx125 74xx134 74xx241 74xx243 74xx245 74xx366 74xx368 74xx251 74xx257 74xx353 74xx374 4034 4076

Descripción 4 buffers Nand de 12 entradas 8 buffers 8 buffers 8 buffers 6 buffers 6 buffers Multiplexor Multiplexor (4 de 2e) Multiplexor 8 latchs SR de 8 4 flip-flop D

Circuito 75xx126 74xx240 74xx242 74xx244 74xx365 74xx367 74xx173 74xx253 74xx258 74xx373

Descripción 4 buffers 8 buffers inversores 8 buffers 8 buffers 6 buffers 6 buffers 4 biestables D Multiplexor Multiplexor (4 de 2e) 8 latchs

4043

4 latchs Vo (V)

Compuerta Schmitt Trigger. Es una compuerta especial cuya entrada solo reconoce como nivel del uno, una tensión mayor que un valor conocido como voltaje de transición positiva (V+) y solo reconoce como nivel cero, una tensión menor de un valor conocido como voltaje de transición negativa (V-). Esta compuerta tiene la característica que cuando el voltaje en la entrada llega a uno de los valores de conmutación, su salida cambia de estado a una velocidad que es independiente de la velocidad de cambio en la entrada. Esta propiedad hace de esta compuerta muy útil en aplicaciones en donde los tiempos de

5 4

U6A 2

3

3

2 1

1

2

3

V+

V-

4

5

Vi (V)

17

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

subida y de caída de las señales sean lentos. En la siguiente figura se muestra el símbolo empleado para identificar cuando una compuerta es Schmitt Trigger. Ejemplo de estas compuertas son la 74xx13 (2 NAND de 4 entradas), 74xx14 (6 inversores) y 74xx132 ( 4 NAND de 2 entradas). También se fabrican estos circuitos con tecnología CMOS como por ejemplo; 4093, puerta NAND de 2 entradas, 40106 son 6 inversores. Valores típicos son V+ = 2.9 V y V- = 2.1V, estos valores dependen de la familia lógica. Las formas de ondas con tiempos de subida y de caída rápidas son preferidas en los circuitos digitales. Una onda cuadrada es un ejemplo de una buena señal digital porque sus transiciones son muy rápidas. Una forma de onda como la de una sinusoide de 60 Hz a la entrada de una compuerta lógica con tiempos de subida y de caída lentas puede hacer que la compuerta funcione incorrectamente provocando una oscilación indeseada a su salida. Las compuertas Schmitt Trigger, se utiliza para cuadrar una forma de onda sinusoidal.

Entradas no utilizadas. En muchos casos hay entradas de los circuitos empleados que no son utilizadas, por ejemplo cuando se utilizan dos entradas de una compuerta AND de tres entradas. Estas entradas no utilizadas no deben dejarse sin conectar, ya que el voltaje indefinido en su entrada resulta en una salida no garantizada. Una regla que debe observarse es que las entradas que no se utilizan deben conectarse a un potencial alto o bajo para evitar que estén flotando. El nivel lógico que debe ser aplicado a una entrada en particular depende de la función de la compuerta. Como resultado de los circuitos de entradas en la familia TTL una entrada no conectada normalmente funciona como un uno lógico. Los circuitos CMOS tienen una impedancia de entrada tan alta que cualquier cambio en su entrada por pequeño que este sea produce un gran cambio en su salida. Un ligero cambio en la capacitancia del terminal no conectado por ejemplo poner la mano cerca de esta entrada produce un gran cambio en el voltaje de salida de la compuerta. Además estas entradas desconectadas pueden acoplarse con cualquier tipo de voltaje de interferencia. Una posible solución es conectar esta entrada no utilizada en paralelo con una de las usadas y la función sigue siendo la misma pero esta solución aumenta la capacidad de entrada de la compuerta y en caso de la familia TTL aumenta la corriente de entrada. Otra solución es aplicarle un nivel de voltaje definido a la entrada no utilizada. Si un nivel bajo es requerido la entrada se conecta directamente al potencial de referencia o tierra. Si se requiere un uno en general se conecta al voltaje de la batería VCC. Dispositivos con circuito de entrada multiemisores son una excepción porque su entrada no debe sobrepasar los 5.5V porque este es el valor del voltaje de ruptura de la unión base emisor. En estos casos debe conectarse a la batería pero via un resistor en serie (RS). Este resistor debe calcularse de modo tal que la corriente que pase si se pone en ruptura la unión base emisor no sea mayor de 1mA. Por otro lado el valor de este resistor no puede ser muy grande porque sino la corriente de entrada del “1” lógico provoca, que la caída en el sea muy grande y el voltaje en este terminal caiga por debajo del nivel del uno mínimo. Para el cálculo de este resistor deben emplearse las siguientes ecuaciones: RS(min) = [VCCP – 5.5] / [1mA] RS(max) = [VCC(max) – VIH(min)] / [n* IIH] Donde n: es el número de entradas conectadas juntas; VCCP máximo pico de voltaje en la batería Compuertas que no tienen transistor multiemisor de entradas (LS, FAST) y tienen un voltaje de ruptura de 7 V pueden conectarse directamente sus entradas no utilizadas a VCC. Además debe tenerse en cuenta; que si de un circuito integrado hay dispositivos que no se utilicen, sus entradas deben conectarse a un nivel lógico definido, para evitar oscilaciones parásitas que aumentan el consumo de potencia y generan ruido innecesariamente.

18

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Acoplamiento entre circuitos TTL y CMOS. En el acoplamiento entre circuitos TTL y CMOS hay que tener en cuenta tres factores fundamentales. • El margen de ruido que se necesita para trabajar. • El Fan-out, o sea la corriente máxima que una compuerta puede manejar en su salida. • La carga capacitiva, esta aumenta la demora y la disipación de potencia. En las familias HC y HCT la resistencia de salida no es muy baja por lo que la constante de tiempo de la carga y descarga de esta capacidad no es muy chiquita y afecta. En este caso la demora aumenta alrededor de 1 ns por cada 5 pf de capacidad. Por otro lado en el caso de la familia FCT que tiene una resistencia de salida muy baja la demora es de alrededor de 0.1 ns por cada 5 pf. Problema de acoplamiento de los niveles de lógicos Interconectar dos familias lógicas puede requerir de técnicas especiales como resistores de “pull –up”, o circuitos de interfaz fabricados con este propósito. Esto es debido a que las diferentes familias lógicas pueden usar niveles de voltaje diferentes para representar los estados del 1 y el 0 y pueden tener otros requisitos de interfaz solamente cubierto dentro de la familia de lógica. Las familias lógicas TTL pueden tener niveles lógicos diferentes de los de las familias CMOS, en general una compuerta TTL no da suficiente voltaje de salida del uno lógico como para ser reconocido como un uno lógico por una familia CMOS. Este problema fue solucionado por el desarrollo de la familia de 74HCT de dispositivos con tecnología CMOS pero con niveles de entradas y salidas compatibles con la TTL. Estos dispositivos funcionan solamente con una fuente de alimentación de 5V. Son un reemplazo de la familia TTL, aunque son más lentas. (La familia HC tiene misma velocidad que la TTL).

Acoplamiento con circuitos CMOS de bajo voltaje. Hay dos factores importantes que empujan a la industria de los CI a bajar el voltaje de la batería • En la mayoría de las aplicaciones la variación del voltaje de salida de una compuerta CMOS varía entre VDD y tierra (rail to rail), la potencia disipada justamente depende del cuadrado de esta variación. Por lo que disminuyendo el voltaje de la batería reduce considerablemente la disipación de potencia dinámica. • Según la industria de fabricación de CI se mueve hacia menores dimensiones en los transistores, los espesores de los óxidos cada vez son más finos y no soportan voltajes tan altos como 5V. Dado lo anterior hay tendencia a bajar a 3.3 V ± 0.3V, 2.5 ± 0.2V ó 1.8 V ± 0.15V. Batería de 3.3V En la siguiente figura se muestra los niveles lógicos para distintos valores de batería. 5.0 V

VCC

4.4 V

VOH

3.5 V

VIH

2.5 V

VT

1.5 V

0.5 V

VIL

VOL

0.0 V a) 5V

5.0 V

VCC

VCC

2.4 V

VOH

2.4 V

VOH

2.5 V

VCC

2.0 V

VIH

2.0 V

VIH

2.0 V

VOH

1.5 V

VT

1.5 V

VT

1.7 V

VIH

1.8 V 1.45 V

VCC VOH

1.2 V

VT

1.2 V

VIH

0.8 V

VIL

0.8 V

VIL

0.7 V

VIL

0.7 V

VIL

0.4 V

VOL

0.4 V

VOL

0.4 V

VOL

0.45 V

VOL

0.0 V CMOS

3.3 V

b) 5V

0.0 V TTL

c) 3.3V

0.0 V LV-TTL

d) 2.5V

0.0 V CMOS

e) 1.8V

CMOS

Los valores de a) son los de las familias HC, AC Los valores de b) son los de las familias compatibles con TTL como por ejemplo HCT, ACT, FCT

19

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

En el caso de los valores de c) la salida de un circuito alimentado con 3.3 V puede manejar compuertas TTL alimentadas con 5V, siempre y cuando haya acople con las corrientes. En el caso contrario o sea una TTL alimentada con 5V puede en principio manejar una compuerta alimentada con 3.3V siempre y cuando sus entradas sean tolerante a 5V. Entradas tolerantes a 5V La entrada de una compuerta no necesariamente es tolerante a un voltaje mayor de VCC. Este es el problema entre compuertas alimentadas con 5v y con 3.3V. El máximo voltaje que una compuerta aguanta en una entrada se especifica por el fabricante como VImax, en este caso si la compuerta alimentada con 3.3V tiene un VImax > 5V se puede conectar en caso contrario hay que utilizar circuitos de interfaz entre las compuertas. Salidas tolerantes a 5V También hay que tomar en cuenta la tolerancia en la salida para el caso de compuertas con tres estados que se conecten a un bus. No todos los circuitos permiten esto, tienen que ser circuitos con salidas especiales. Esta información hay que buscarla en los manuales del fabricante. Resumen • Compuertas con baterías de 3.3 v pueden manejar compuertas alimentadas con 5v garantizando que las corrientes de salida manejen a las de entrada. • Salidas de compuertas alimentadas con 5V pueden manejar compuertas alimentadas con 3.3 si esta ultimas tienen entradas tolerantes a 5V • Compuertas alimentadas con 5V y compuertas alimentadas con 3.3V pueden manejar un mismo bus si estas últimas tienen salidas tolerantes a 5V. A continuación analizaremos 4 casos de acoplamiento con circuitos de bajo voltaje. Caso # 1, 5V TTL manejando 3.3V Los niveles lógicos de ambas compuertas son los mismos pero las entradas de las compuertas de bajo voltaje deben ser tolerante a 5V, deben aguatar en la entrada al menos a 6.5V. Caso # 2, 3.3V manejando 5V TTL Los niveles lógicos son los mismos y es posible acoplar sin ningún circuito extra. Hay que analizar la compatibilidad en las corrientes. Caso # 3, 5V CMOS manejando 3.3V Se puede realizar este acoplamiento si las entradas del circuito de 3.3V es 5V tolerante. Caso # 4, 3.3 manejando 5V CMOS. En este caso el VIH > que el VOH por lo que hay que utilizar un circuito extra para realizar este acople.

20

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Baterías de 2.5 v y 1.8V. Para acoplar estos circuitos con otro con batería de 3.3V se necesita de circuitos de interfaz que acoplen los niveles lógicos. Tabla resumen de algunas características de Familias de bajo voltaje. Tecnología

VCC

VCC Rango 3 a 3.6

tpd max nS 2.0

ALB

Bipolar

3.3

ALVT LVT

BICMOS BICMOS

3.3 3.3

2.3 a 3.6 2.7 a 3.6

ALVC LVC

CMOS CMOS

3.3 3.3

AVC

CMOS

AUC

CMOS

I/O tolerancia VCC + 0.5V

IOH max mA 0.25

IOL max mA 25

ICC Static uA 800

3.5 3.5

5 5

0.8 0.32

64 32

4500 190

1.65 a 3.6 1.65 a 3.6

3.0 4.0

VCC 5.5

0.24 0.24

24 24

20 10

2.5

1.1 a 2.6

2.0

3.6

0.8

8

20

1.8

0.8 a 2.7

2.0

3.6

0.8

8

10

Efecto del aumento de la velocidad en las interconexiones. Si en las interconexiones en los circuitos ocurren demoras menores que los tiempos de subida o de caída de la señal de salida de una compuerta, (2 Tp < tr) no hay afectaciones en la señales que se propagan en estas interconexiones. Interconexiones cortas no se comportan como una línea de transmisión y si como una carga capacitiva. Ya que el tiempo de subida de las diferentes familias de la TTL es conocido, se puede calcular la mayor longitud de una interconexión sin que ocurran efectos semejantes a los de las líneas de transmisión. La velocidad de propagación de la señal en un conductor se puede calcular como VP =

C Εr

, donde C es la velocidad de la luz, Er es la constante

dieléctrica del medio y VP es la velocidad de propagación. El tiempo que demora la señal en propagarse lo podemos calcular como Tp =

1 . El tiempo que toma la señal en ir y volver en una pista es: Vp

T = Tp x L x 2, donde L es la distancia a recorrer, el 2 resulta de considerar que la señal va y regresa. Según lo planteado anteriormente siempre que T < tr no habrá efecto de alta velocidad. La longitud critica a partir de la cual ocurren efectos de la alta velocidad la podemos calcular igualando aT = Tr, lo que resulta Lc =

trVp . En la tabla 2

siguiente se muestra los resultados de estos cálculos (C = 30 cm / nS), para un PCB de FR-4 (Er = 4). TTL Family

Rise Time Máxima longitud (Lc) (nS) (cm) TTL 5 37.5 LS 3 22.5 AS 1.9 14.2 Interconexiones ligeramente mayores comienzan a mostrar efectos de líneas de transmisión. Cuanto mayor sea la interconexión mayor será la posibilidad de que el sistema sea degradado debido a reflexiones y oscilaciones.

21

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Terminación de las líneas de conexión entre compuertas. Si la longitud de la interconexión es menor que Lc no hay problemas de reflexiones. Líneas mayores que Lc están sujetas a reflexiones y oscilaciones pudiendo inclusive hacer que el voltaje en la línea sea menor que 0 V. Para este último caso una forma de resolver el problema es terminar la línea de interconexión por su impedancia característica. Hay varias formas para realizar esto: Terminación serie, la cual no es muy utilizada en circuitos TTL (bipolar), debido a la caída de voltaje en la resistencia de terminación en el estado (Low), reduciendo el margen de ruido del receptor. Además produce un consumo de potencia adicional. Esta terminación es ideal en arreglos de memorias de gran capacidad en donde la corriente de carga en DC es mínima, se utilizan valores en la resistencia de terminación (RT) entre 10Ω y 50Ω. Introduce una demora adicional. Terminación paralelo, la cual se puede realizar en cuatro formas: 1- Zo a VCC, la cual disipa potencia cuando la salida está en el estado low. 2- Zo a GND, la cual consume corriente cuando la salida esta en el estado HIGH. 3- Terminación equivalente de Thevenin. Esta consume la mitad de la corriente de los dos casos anteriores con respecto a la salida del transmisor, pero reduce el margen de ruido además consume corriente de VCC tanto en el estado LOW como en el HIGH. Es utilizada en salida con tres estados e impone un voltaje de VCC/2 cuando la compuerta están en el tercer estado. 4- Terminación AC. Se emplea una red RC con respecto a GND en donde C=3tr / Zo. No consume corriente de DC en ningún estado. En el caso de una línea con tres estado se puede conectar a VCC o a GND para establecer el voltaje cuando las compuertas estén desconectadas. Esta variante incrementa el consumo de potencia según la frecuencia aumente. 5- Terminación con un diodo cercano al receptor. No hay disipación de potencia adicional ni demoras. Hay algunos CI que tienen integrada la resistencia de salida de la terminación serie. En las siguientes figuras se muestran las situaciones anteriormente comentadas. U7

2

U8

1

Zo

Sin Terminación

2

U7

1

2

R1

1

U8

Zo

2

1

Terminación serie

22

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández VCC

R1 = R2 = 2 Zo

R2 = Zo

R1

U7

2

U8

1

Zo

2

U7

1

2

U8

Zo

1

2

1

C1 R2 R2

U7

2

U8

1

Zo

2

1

D1

Terminaciones en Paralelo

En la siguiente figura se muestra el efecto de las reflexiones cuando no está terminada la línea de conexión entre dos compuertas. En la misma se muestra el efecto de los diodos en las entradas de los circuitos TTL y su efecto para disminuir estas reflexiones.

Fuente de voltaje y temperatura. La fuente de voltaje típica para los circuitos TTL es de 5V. Dispositivos con grado comercial se garantizan que trabajen con una tolerancia en la fuente de ± 10% sobre un rango de temperatura ambiente entre 0 y 70 gC. Si la componente tiene grado militar puede trabajar en un rango de temperatura entre –55 gC y 125 gC. La temperatura de la unión puede calcularse multiplicando la disipación de potencia del dispositivo por la resistencia térmica del envase y sumársela a la temperatura ambiente o temperatura del chasis del encapsulado (Tc). Por ejemplo

23

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

un dispositivo encapsulado en cerámica DIP (θja = 100 gC/W) por ejemplo con una disipación 145 mW y para una temperatura ambiente de +55gC la temperatura de la unión es de: 0.145*100+55 = 69.5gC. Debe tenerse en cuenta que la temperatura en algunos puntos de un circuito puede subir bastante por encima de la temperatura ambiente general en un sistema cerrado. Por ejemplo en un impreso de una PC la temperatura local que rodea un CI en el medio del impreso puede ser bastante mayor que la del ambiente promedio debido al efecto del calentamiento de todos los circuitos en su alrededor. En la familia TTL los terminales de la fuente de alimentación se identifican como VCC y GND. Para la serie CMOS 4000 como VDD y VSS y para las series más recientes como VCC y GND.

Acoplamiento de circuitos lógicos con dispositivos simples. Un método común para entrar información a un sistema digital es mediante interruptores, veamos a continuación como realizar este acoplamiento con compuertas TTL y CMOS. La diferencia fundamental está en el valor de los resistores, en el caso CMOS pueden tener un valor mayor y asi disminuir el consumo de potencia. Atención especial hay que tener en el caso de la TTL con el resistor a tierra ya que por el circula la IIL y esta puede ser de hasta 1.6 mA y hay que garantizar que el voltaje en esa resistencia sea interpretado como cero. Tambien hay que tener cuidado cuando el resistor va conectado a la bateria por cuanto por el circula la IIH y produce una caída que pudiera sobrepasar el nivel del VIH. En el caso de la TTL es mejor la variante con el resistor conectado a la bateria pues consume menos energía. VCC

VCC

R1

SW1 U1

U1

2

1

2

SW1

1

R1

a)

b)

La tarea de muchos sistemas digitales es controlar dispositivos de salida simples con características de corriente y tensión muy diferentes. La mayoría de los circuitos lógicos no tienen capacidad de corriente para manejar dispositivos de salidas directamente. Una técnica común consiste en conectar a la salida de la compuerta lógica un transistor. Considere el circuito de la figura, en donde se utiliza un transistor NPN como interruptor. VCC

D1 Sirena

U1A 1

2 74xx04

R1

Q1

2K2

24

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Cuando la salida del inversor está en un nível bajo, el transistor no conducirá corriente y la sirena no funciona. Cuando la salida del inversor está en un nível alto el transistor conduce y por la sirena circulará corriente y funcionará. El diodo protege contra picos de tensiones transitorias que pueden ser producidos por la propia sirena. El inversor lo mismo puede ser de la familia TTL como de la CMOS. Otra variante de interfaz es la mostrada en la siguiente figura: 12V VCC

+

Motor

A K1 D1 U1A 1

2 74xx04

R1

Q1

2K2

Un rele es un excelente medio para aislar un elemento lógico de un circuito con tensión o corriente elevada. En la figura anterior se muestra un circuito para manejar con un rele un motor de corriente directa.

25

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Ejercicio # 1. Acoplamiento TTL – CMOS (4000), VCC = 5 V VCC

TTL R1 10K 1

U1A 3

2

1

U2A 3

2 7400

4011

Acoplamiento TTL - CMOS con VCC = 5V

VCC VOH IOH VOL IOL VIH IIH VIL IIL

5 2.4 -0.4 0.4 16 2.0 0.04 0.8 -1.6

CMOS (4000) 5 4.95 1.7 0.05 0.36 3.5 0.001 1.5 0.001

Unidades V V mA V mA V mA V mA

El valor crítico en este acoplamiento es que VOH < VIH, lo que no puede ser. Esto se resuelve utilizando un resistor según se muestra en la figura anterior. El cálculo de este resistor se realiza tomando en cuenta lo siguiente: R1(max) =

(VCC (min) − VH ) ( IF + IIH (max))

Donde: IF es la corriente de fuga por la salida de la compuerta 7400, dato que el fabricante no especifica. Tomaremos en este caso IF = 0.25 mA que es el valor que el fabricante especifica para una open collector. VH = VIH(min) + NMH Siendo MRH el margen de ruido del uno. R1(min) =

(VCC (max) − VL) ( IOL(max) − IIL(max))

Donde VL = VIL(max) - NML Siendo MRL el margen de ruido del cero. Suponga un NMH = NML = 0.4V y VCC = 5 V ± 10 % VH = 3.5 + 0.4 = 3.9V R1(max) =

(4.5 − 3.9) = 2.39 KΩ (0.25 + 0.001)

VL = 1.5 - 0.4 = 1.1V R1(min) =

(5.5 − 1.1) = 0.275 KΩ (16 − 0.001)

0.275 KΩ ≤ R1 ≤ 2.39 KΩ

26

Electrónica Digital

Familias Lógicas Profesor: Víctor Escartín Fernández

Si se selecciona el menor valor de resistencia, la disipación de potencia será relativamente alta, pero la respuesta transitoria será rápida. En el caso contrario si se selecciona el mayor valor de la resistencia la disipación de potencia será más pequeña pero la respuesta transitoria será más lenta.

Ejercicio # 2. Acoplamiento TTL – CMOS (4000), VDD = 10 V TTL

+ 10V

VCC R1 10K U1A 1

2

1

U2A 3

2 7406

4011

Acoplamiento TTL - CMOS con VDD = 10V

VOH IOH VOL IOL VIH IIH VIL IIL

5