• Author / Uploaded
• Eduard Custodio de Leon

Citation preview

UNIVERSIDAD APEC ESCUELA DE INGENIERÍA LABORATORIO DE LÓGICA II Unidad Aritmética Lógica (ALU) Eduard José Custodio de Leon 2018-0820 1. Introducción Una unidad lógica aritmética (ALU) es un circuito electrónico digital combinacional que realiza operaciones aritméticas y bit a bit en números binarios enteros. Una ALU es un componente fundamental de muchos tipos de circuitos informáticos, incluida la unidad central de procesamiento (CPU) de computadoras, FPU y unidades de procesamiento de gráficos (GPU). Una sola CPU, FPU o GPU puede contener múltiples ALU. En este documento se detalla el proceso de diseño e implementación de una ALU, así como diferentes graficas para poder entender su funcionamiento. El objetivo de este informe es explicar como se utiliza el leguaje VHDL en la construcción de un ALU y como se implementa en un FPGA. 2. Marco teórico 2.1 Principio básico de operación Las entradas a una ALU son los datos a operar, llamados operandos, y un código que indica la operación a realizar. La salida de la ALU es el resultado de la operación realizada.

A y B son operandos; R es la salida; F es la entrada de la unidad de control; D es un estado de la salida. 2.2 análisis El lenguaje VHDL a través de diferentes librerías de la IEEE (1164, arith, unsigned) nos permite utilizar datos y operadores aritméticos para realizar una ALU que puede efectuar las 8 operaciones en las que se basa nuestro diseño: suma, resta, multiplicación, potenciación, OR, AND, XOR y complemento a dos. Este diseño se realiza en Quartus y se implemetará en un FPGA. Las operaciones solo se realizarán entre dos números. Para el

complemento a 2, solo se hará con el primer número.

num2 son los dos números por operar y op es el selector de la operación.

2.3 Procedimiento de Calculo Disponemos de un FPGA que nos brinda 12 entradas repartidas en 10 interruptores y 2 botones. También contamos con 10 leds que nos ayudan a representar las salidas de las operaciones. 3. Diseño y construcción 3.1 Calculo de diseño Las 12 entradas del FPGA están dispuestas de la siguiente manera: dos numero de 4 bits, el primer número va desde el interruptor 0 al interruptor 3, el segundo desde el interruptor 4 hasta el interruptor 7. El control de las operaciones se hace utilizando los interruptores 8 y 9, y el botón 0. Como tenemos un selector de operaciones de 3 bits tenemos un total de 8 operaciones de números de 4 bits. Los 10 leds nos dan el resultado de las operaciones en binario.

Selector Key0 SW9 Sw8 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

operación Leds apagados And Or Xor Suma Resta Multiplicación Complemento a 2

4. Resultados y conclusiones 4.1 Prueba de laboratorio

3.2 Simulación La simulación se realizó en el programa Quartus. Se hizo un análisis de la sintaxis del programa para verificar que no haya errores y ver los posibles resultados del programa. 3.3 Construcción A continuación, se presenta el programa realizado en Quartus para la ALU. Las tablas de verdad contienen las operaciones que queremos realizar. Para esto tenemos tres comandos: num1 y

Las pruebas se realizaron en el laboratorio de forma satisfactoria y se obtuvieron los resultados esperados. Funcionaron las ocho operaciones. 4.2 Conclusión El lenguaje de programación VHDL nos permite hacer el ALU de manera virtual a través del programa Quartus y poder ponerlo en un FPGA de forma exitosa. La ALU funcionó de forma correcta, en el proceso vimos que existen diferentes comandos o formas de estructurar el programa y hacer que funcione correctamente. Los objetivos planteados al inicio se cumplieron completamente.

5. Referencias bibliográficas Unidad aritmética lógica. (2019, 20 de noviembre). Wikipedia, La enciclopedia libre. Fecha de consulta: 18:40, febrero 22, 2020 desde https://es.wikipedia.org/w/index.ph p?title=Unidad_aritm%C3%A9tica_l%C3 %B3gica&oldid=121463290. VHDL. (2019, 23 de septiembre). Wikipedia, La enciclopedia libre. Fecha de consulta: 18:41, febrero 22, 2020 desde https://es.wikipedia.org/w/index.ph p?title=VHDL&oldid=119640956. VHDL for FPGA Design/4-Bit ALU. (2018, April 19). Wikibooks, The Free Textbook Project. Retrieved 18:41, February 22, 2020 from https://en.wikibooks.org/w/index.php ?title=VHDL_for_FPGA_Design/4Bit_ALU&oldid=3414299.

Terasic Inc. MANUAL

DE10-LITE

USER