• Author / Uploaded
• Brayan TG

• Categories
• Electrónica digital
• Electricidad
• Informática
• Tecnología
• Electromagnetismo

Citation preview

UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

CURSO: SISTEMAS DIGITALES TEMA: INFORME FINAL DEL CUARTO LABORATORIO DE SISTEMAS DIGITALES PROFESOR: DR. UTRILLA SALAZAR DARIO

ESTUDIANTES: 

Minaya Sánchez Jesús Cristian CÓDIGO: …………………………………… FIRMA: ………………………………



Soto Ingaroca Walter Eric CÓDIGO: …………………………………… FIRMA: ………………………………



Trujillo Lezameta Guiller Alberto CÓDIGO: …………………………………… FIRMA: ………………………………

FECHA: 23/06/2016

2016

CONTADORES I.

INTRODUCCION En el presente laboratorio, se desarrolla el análisis funcional de los circuitos secuenciales desarrollados con los biestables (Latch y Flip Flops); que permiten obtener secuencias de estados binarios que al ser decodificados nos permiten obtener una sucesión de estados ascendente, descendente y/o desordenado (escalador) pero periódico, estableciendo el módulo del contador, permitiendo además establecer funciones de almacenamiento de pulsos recibidos por el sistema digital (proceso de conteo) y relacionar con la temporización de eventos del sistema digital de lógica cableada.

II.

OBJETIVOS A. Objetivos Generales  Analizar e Implementar diversos circuitos secuenciales asíncronos y síncronos, relacionados con la generación de estados ascendentes, descendentes y/o escaladores; implementados con los Flips Flops.  La visualización del funcionamiento de cada una de los circuitos de contadores son implementados utilizando dispositivos display y/o diodos leds en las salidas.  Implementar circuitos básicos con IC TTL y CMOS.  Adquirir destreza para el montaje y cableado de circuitos digitales en el prothoboard.y/o en circuito impreso.  Que el estudiante aprenda utilizar los principios básicos para el análisis de circuitos digitales secuenciales mediante simuladores y que tenga la capacidad de realizar la detección de fallos, corregirlos y comprobar su buen funcionamiento B. Objetivos Específicos  Para cada circuito y/o dispositivo integrado considerado en el laboratorio. Buscar las referencias correspondientes en los manuales técnicos adecuados y/o internet.  Se analizara la operación de los circuitos secuenciales para determinar su respuesta en el tiempo (desarrollo de Tabla de estados y construcción del diagrama de tiempo)  Implementar cada circuito en prothoboard y analizar su funcionamiento y luego comprobar el funcionamiento de cada uno de ellos; utilizando visualizadores led para las señales de salidas.

III.

RESUMEN

El experimento consta de circuitos secuenciales que desarrollan las funciones de contadores, por lo que se debe atender especial atención de su análisis, funcionamiento, operación de los circuitos y los resultados obtenidos

(respuesta de funcionamiento del circuito, diagramas de tiempo). Por lo que se recomienda efectuar las consultas previas en los apuntes de clases, manuales técnicos adecuados en relación a los dispositivos a emplear y los circuitos digitales a implementar. Por último se implementa el circuito con los circuitos integrados realizando conjuntamente pruebas individuales de su funcionamiento y al terminar dicho proceso se procede a hacer las verificaciones y desarrollo de las tablas de estados y construir los diagramas de tiempo. CIRCUITOS PRESENTADOS EN LABORATORIO

R3

R4

1k

1k

1k

16

CLK K

74LS76

14

Q

S

74LS76

Q

1

CLK K

14

Q

U4

2

2 16

J

4

16

J

S

14

1

15

Q

R

Q

Q

U3

Q

15

CLK K

3

K

R

CLK

16

J

4

R

1

15

3

4

S

15

R

Q

U2

2

U1

3

1

1

R1

1k

2 J

U1(CLK)

1

R2

S

4

0

1

1. Implementar el contador asíncrono “UP” modulo 16 mostrado en la Figura 1. Analice su funcionamiento, desarrolle la Tabla de estados y construir el diagrama de tiempo; (Sugerencia Usar IC 74LS76).

3

IV.

74LS76

14

74LS76

R5 10k

C1 470u

Figura 1.- Contador asíncrono “UP” modulo 16 Est.

Q4n 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Q3n 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Q2n 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

Qn 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

Q4n+1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Tabla de estados.

Q3n+1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0

Q2n+1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0

Qn+1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

Diagrama de tiempos. 2. Implementar Al circuito contador asíncrono “UP” modulo 16 de la Figura 1, modificar para que pueda realizar la función de:

R1

R3

1k

1k

1k

16

1

K

74LS76

Q

Q

Q4 4

14

16

J

1

CLK K

74LS76

Q

U4

2

15

S

14

J

Q

R

2 4

CLK

3

Q

3

R

K

1k

Q

15

CLK K

3

1

15

S

16

Q

R

14

CLK

16

J

R4

U3

3

4

S

15

R

1

Q

U2

2

U1

2 J

Q3

R2

S

4 U1(CLK)

Q2

Q1

 Contador “UP” modulo 13:

74LS76

14

74LS76

U5 AND

R5

Q4

10k

U6:A

1 2 4 5

Q1

Q2

Q3

Q4

C1

Q3

U7

6

Q2

74S40

0.1u

NOT Q1

R6

R7

R8

R9

330

330

330

330

D1

D2

D3

D4

LED-YELLOW LED-YELLOW LED-YELLOW LED-YELLOW

.

R1

R3

1k

1k

1k

74LS76

K

14

Q

16

J

Q4 1

K

14

Q

U4

2 4

CLK

74LS76

16

J

Q

Q

74LS76

15

CLK K

14

74LS76

U5

U6

R5

15

Q

S

CLK

S

2 1

R

16

1k

3

14

4

R

Q

15

Q

R4

U3

3

CLK

J

S

4

R

15

3

S

Q

U2

2

U1

1

K

Q3

R2

2

U8:A

AND

10k

5 4

6 2 1 74S40

Q4

Q3 NOT

U7

Q2

Q1

C1 NOT

Q1

Q2

Q3

470u

Q4

16

J

R

1

3

4 U1(CLK)

Q2

Q1

 Contador “UP” modulo 10:

R6

R7

R8

R9

330

330

330

330

D1

D2

D3

D4

LED-YELLOW LED-YELLOW LED-YELLOW LED-YELLOW

R1

K

14

Q

16

S

Q

Q4

15

4 1

CLK K

74LS76

Q

14

U4

2

2 1

J

16

J

S

16

74LS76

1k

U3

3

14

4

CLK

3

Q

15

Q

R

1

CLK K

J

R4

1k

U2

2 4

S

15

R

Q

3

16

S

2 1

J

R

4 U1(CLK)

R3

1k

U1

Q

R

1k

74LS76

Q

15

CLK K

3

R2

Q3

Q2

Q1

 Contador “UP” modulo 7:

14

74LS76

U5 AND

U7

R5

Q4

10k

U6:A

1 2 4 5

Q1

Q2

Q3

C1

Q4

6

74S40

NOT Q3

Q2

0.1u Q1

R6

R7

R8

R9

330

330

330

330

D1

D2

D3

D4

LED-YELLOW LED-YELLOW LED-YELLOW LED-YELLOW

3. Al circuito contador asíncrono “UP” de la Figura 1, configurar para que realice la función de divisor de frecuencia entre:  Divisor entre 15:

 Divisor entre 12:

 Divisor entre 10:

1

2

4. Implementar el circuito contador síncrono, cuyo diagrama se muestra en la Figura 2, analice su funcionamiento, desarrolle su tabla de estados y graficar el diagrama de tiempos de Qn, Q2n, Q3n y Q4n. (Considere Qn: LSB Q4n: MSB) Para su implementación utilice IC 74LS76.

U6:A 74LS266

U6:B 3

5 4 6

U4:B 5

74LS266 6

Q4

4 CLK

74LS32

K

8

74LS76

74LS08

Q

16

4

U4:D

K

Q

9 6

CLK 14

12

J

Q

Q

11

CLK K

74LS76

U3:A

10

74LS86 74LS76

U7:D

74LS32

74LS32

12

U9:A 1

3

U5:D 12

3

U8:B

11 13

2

2

74LS04

4

U8:A

13

12

13

3

74LS32

U2:B

7

Q3

15

CLK

6 5

74LS76

Q

2

1

CLK

U7:B

10

J

1

CLK

11 3

74LS32

4

S

8 10

R

12

2

7 6

CLK

6 4

11

8

74LS08

14

Q

Q

11

5

K

J

U2:A

S

U5:B

CLK

16

9

74LS32

U4:C 9

R

3

8 10

Q2

3

1

CLK

2

U1:B

9

15

Q

R

U7:A 1

J

U5:C

Q1

S

4

S

2

U1:A

R

CLK

74LS08

74LS08

U7:C

1 9

8

U5:A

74LS04

U4:A

10 2

2

3

74LS32

3

1 1 74LS32

Q1

Q2

Q3

Q4

74LS08

R1

R2

R3

R4

330

330

330

330

D1

D2

D3

D4

LED-YELLOW LED-YELLOW LED-YELLOW LED-YELLOW

Figura 2.- Contador síncrono.

Est. 0 11 6 1 13 4

Q4n 0 1 0 0 1 0

Q3n 0 0 1 0 1 1

Q2n Qn Q4n+1 0 0 1 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 Tabla de estados.

Q3n+1 0 1 0 1 1 0

Q2n+1 1 1 0 0 0 1

Qn+1 1 0 1 1 0 1

Diagrama de tiempos. 5. Implementar un circuito contador síncrono UP/DOWN modulo 10, utilizando el diseño del informe previo del presente laboratorio. Utilice Flip Flops JK.

Circuito contador síncrono UP/DOWN modulo 10

6. Implementar el circuito de un contador síncrono, descrito por las funciones Lógicas de los Flip Flops; analice su funcionamiento, desarrolle su tabla de estados y su diagrama de tiempos. (Para su implementación. Sugerencia Utilice IC 74LS76). Considere Q4n: MSB Qn: LSB.

J4 = (Qn)´+Q2n K4 = Qn+Q2n+Q3n J3 = (Qn)’ K3 = (Q4n)´ J2 = Qn (Q3n)´+(Qn)´Q3n Q4n K2 = (Qn)´+Q3n J1 = (Q2n)´Q4n K1 = Q2n (Q3n)´+(Q2n)´(Q4n)´ Funciones lógicas.

Q3n 0 1 1 1 1 0

Q2n 0 0 1 1 0 0

Qn 0 0 1 1 1 0

J4 1 1 1 1 0 1

K4 0 1 1 1 1 0

J3 1 1 0 0 0 1

K3 1 0 1 0 1 1

J2 0 1 0 0 0 0

K2 1 1 1 1 1 1

J1 0 1 0 0 0 0

K1 1 0 0 0 1 1

Tabla de estados. CLK

+5V

+5V

+5V

+5V

CLK

U3:A 1 3 2 74LS32

U1:A

2

U1:B

7

U2:A

2

U2:B

7

U4:D

10

Q

8

6

16

K

CLK

74LS76

14

Q

6 12

S

S

CLK

9

J

74LS76

Q

11

4

Q3

CLK

1

CLK

K

Q

10

16

J

S

K

4

1

CLK

Q2

Q

R

12

U5:B

6 5

CLK

15

Q

74LS76

K

Q

5

74LS08

15

Q4

CLK

3

4

6

CLK

J

R

74LS08

4

Q1

8

U6:B

11

Q

R

J

3

9

R

11 13

S

12

14

74LS76 +5V

1

U3:D

1 3

R

3

2

11

6

R

8

10k

5

10

U4:B

74LS32

74LS32

4

9

74LS32

U5:A

6 8

R5

4

9

13 74LS08

U4:C

U3:B

U3:C

12

2 74LS08

R

U4:A

R

74LS32

U6:A

5

1

10

3 74LS08

2

74LS08 74LS32

Q1

Q2

Q3

0 12 7 15 5 0

Q4n 0 1 0 1 0 0

Q4

Estado

D1

D2

D3

D4

LED-YELLOW

LED-YELLOW

LED-YELLOW

LED-YELLOW

R1

R2

R3

R4

470

470

470

470

Circuito de un contador síncrono.

R

Diagrama de tiempos. V.

CONCLUSIONES  Los contadores descendentes que son capaces de medir desde un número máximo a un mínimo.  Los flip flops paralelos que tienen la capacidad de contar en forma simultánea.  Los ascendentes y descendentes tienen la capacidad de contar en ambos sentidos.  Los contadores con pre-establecimiento a estos se les puede fijar cualquier valor inicial de conteo.

VI.

BIBLIOGRAFIA  TOMAS L. FLOYD. Fundamentos de Sistemas Digitales. Editorial Pearson Educación S.A. Novena edición 2006. Madrid España. Pag 550 a 599.  SAVANT. RODEN. CARPENTER Diseño electrónico. Editorial Addison Wesley Iberoamericana. Segunda edición.  Sistemas Digitales, Ronald Tocci, págs: 220-221.  Curso Práctico de Electrónica Digital, editorial CEKIT, págs: 202-205.  John F. Wakerly. Diseño Digital, principios y prácticas. Editorial Prentice Hall  Louis Nashelsky. Fundamentos de tecnología digital. 1ª Edición. Noriega Editores,Limusa.